公开(公告)号：US20080029877A1

公开(公告)日：2008-02-07

申请号：US11869154

申请日：2007-10-09

申请人： Wen-Kun Yang ,  Chun Hui Yu ,  Jui-Hsien Chang ,  Hsien-Wen Hsu

发明人： Wen-Kun Yang ,  Chun Hui Yu ,  Jui-Hsien Chang ,  Hsien-Wen Hsu

IPC分类号： H01L23/48

CPC分类号： H01L23/562 ,  H01L21/78 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L24/97 ,  H01L2221/68377 ,  H01L2224/2402 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01094 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2224/82 ,  H01L2924/00

摘要： The present invention provides a semiconductor device package singulation method. The method comprises printing a photo epoxy layer on the back surface of a substrate of a wafer for marking the scribe lines to be diced. Then etching is performed through the substrate along the marks in the photo epoxy layer. Dicing the panel into individual package with a typical art designing knife, the step not only avoids the roughness on the edge of each die, but also decrease the cost of singulation process.

摘要翻译： 本发明提供一种半导体器件封装分割方法。 该方法包括在晶片的基板的背面上印刷光环氧树脂层，以标记要切割的划线。 然后沿着光环氧树脂层中的标记通过基板进行蚀刻。 通过典型的美术设计刀将面板切割成单独的包装，该步骤不仅避免了每个模具边缘的粗糙度，而且降低了切割过程的成本。

公开(公告)号：US07279782B2

公开(公告)日：2007-10-09

申请号：US11029929

申请日：2005-01-05

申请人： Wen-Kun Yang ,  Chin-Chen Yang ,  Wen-Bin Sun ,  Jui-Hsien Chang ,  Chun Hui Yu ,  His-Ying Yuan

发明人： Wen-Kun Yang ,  Chin-Chen Yang ,  Wen-Bin Sun ,  Jui-Hsien Chang ,  Chun Hui Yu ,  His-Ying Yuan

IPC分类号： H01L23/02

CPC分类号： H01L27/14618 ,  H01L27/14625 ,  H01L27/14627 ,  H01L2224/48227 ,  H01L2924/10253 ,  H01L2924/16235 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2924/00012

摘要： A structure of package comprises a die placed on printed circuit board. A glass substrate is adhered on an adhesive film pattern to form an air gap area between the glass substrate and the chip. Micro lens are disposed on the chip. A lens holder is fixed on printed circuit board. The glass substrate can prevent the micro lens from particle contamination.

摘要翻译： 封装结构包括放置在印刷电路板上的管芯。 将玻璃基板粘附在粘合膜图案上以在玻璃基板和芯片之间形成气隙区域。 微透镜设置在芯片上。 透镜架固定在印刷电路板上。 玻璃基板可防止微透镜受到颗粒污染。

公开(公告)号：US20080044945A1

公开(公告)日：2008-02-21

申请号：US11799923

申请日：2007-05-03

申请人： Wen-Kun Yang ,  Wen-Bin Sun ,  Hsi-Ying Yuan ,  Chun Hui Yu

发明人： Wen-Kun Yang ,  Wen-Bin Sun ,  Hsi-Ying Yuan ,  Chun Hui Yu

IPC分类号： H01L21/00

CPC分类号： H01L21/6835 ,  H01L23/5389 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/2919 ,  H01L2224/8385 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01094 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00

摘要： A filling paste structure and process of wafer level package is disclosed. The process comprises filling an adhesive material to fill among plurality of dice and cover the plurality of dice. The pluralities of dice are adhered to glue pattern with viscosity in common state formed on a removable substrate. A rigid substrate is coated by adhesive material to adhere the dice. Then, pluralities of dice are departed from the glue pattern by a special environment after attaching the rigid base substrate.

摘要翻译： 公开了一种填充浆料结构和晶片级封装的工艺。 该方法包括填充粘合剂材料以填充多个骰子并覆盖多个骰子。 多个骰子粘附在形成在可移除基底上的共同状态下的粘度的胶图案上。 用粘合剂材料涂覆刚性基材以粘附骰子。 然后，在连接刚性基底之后，多个骰子由特殊的环境离开胶合图案。

公开(公告)号：US07476565B2

公开(公告)日：2009-01-13

申请号：US11799923

申请日：2007-05-03

申请人： Wen-Kun Yang ,  Wen-Bin Sun ,  Hsi-Ying Yuan ,  Chun Hui Yu

发明人： Wen-Kun Yang ,  Wen-Bin Sun ,  Hsi-Ying Yuan ,  Chun Hui Yu

IPC分类号： H01L21/44 ,  H01L21/48 ,  H01L21/50

CPC分类号： H01L21/6835 ,  H01L23/5389 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/2919 ,  H01L2224/8385 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01094 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00

摘要： A filling paste structure and process of wafer level package is disclosed. The process comprises filling an adhesive material to fill among plurality of dice and cover the plurality of dice. The pluralities of dice are adhered to glue pattern with viscosity in common state formed on a removable substrate. A rigid substrate is coated by adhesive material to adhere the dice. Then, pluralities of dice are departed from the glue pattern by a special environment after attaching the rigid base substrate.

摘要翻译： 公开了一种填充浆料结构和晶片级封装的工艺。 该方法包括填充粘合剂材料以填充多个骰子并覆盖多个骰子。 多个骰子粘附在形成在可移除基底上的共同状态下的粘度的胶图案上。 用粘合剂材料涂覆刚性基材以粘附骰子。 然后，在连接刚性基底之后，多个骰子由特殊的环境离开胶合图案。

公开(公告)号：US20130277829A1

公开(公告)日：2013-10-24

申请号：US13452636

申请日：2012-04-20

申请人： Kuo-Chung Yee ,  Chun Hui Yu

发明人： Kuo-Chung Yee ,  Chun Hui Yu

IPC分类号： H01L23/498 ,  H01L21/56

CPC分类号： H01L23/49811 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/10 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/10 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/81 ,  H01L2224/81005 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00

摘要： A method of fabricating a three dimensional integrated circuit comprises forming a redistribution layer on a first side of a packaging component, forming a holding chamber in the redistribution layer, attaching an integrated circuit die on the first side of the packaging component, wherein an interconnect bump of the integrated circuit die is inserted into the holding chamber, applying a reflow process to the integrated circuit die and the packaging component and forming an encapsulation layer on the packaging component.

摘要翻译： 一种制造三维集成电路的方法包括在包装部件的第一侧上形成再分配层，在再分布层中形成保持室，将集成电路管芯附接在包装部件的第一侧上，其中互连凸块 的集成电路管芯插入到保持室中，对集成电路管芯和封装部件进行回流处理，并在封装部件上形成封装层。

公开(公告)号：US08754514B2

公开(公告)日：2014-06-17

申请号：US13206694

申请日：2011-08-10

申请人： Chun Hui Yu ,  Chih-Hang Tung ,  Tung-Liang Shao ,  Chen-Hua Yu ,  Da-Yuan Shih

发明人： Chun Hui Yu ,  Chih-Hang Tung ,  Tung-Liang Shao ,  Chen-Hua Yu ,  Da-Yuan Shih

IPC分类号： H01L23/02 ,  H01L21/00 ,  H01L23/48 ,  H01L23/522 ,  H01L23/538 ,  H01L23/00 ,  H01L21/768 ,  H01L25/065

CPC分类号： H01L23/481 ,  H01L21/563 ,  H01L21/568 ,  H01L21/76805 ,  H01L21/76838 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5226 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/19 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/8203 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2924/01029 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18162 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/03 ,  H01L2224/83005

摘要： A multi-chip wafer level package comprises three stacked semiconductor dies. A first semiconductor die is embedded in a first photo-sensitive material layer. A second semiconductor die is stacked on top of the first semiconductor die wherein the second semiconductor die is face-to-face coupled to the first semiconductor die. A third semiconductor die is back-to-back attached to the second semiconductor die. Both the second semiconductor die and the third semiconductor die are embedded in a second photo-sensitive material layer. The multi-chip wafer level package further comprises a plurality of through assembly vias formed in the first photo-sensitive material layer and the second photo-sensitive material layer.

摘要翻译： 多芯片晶片级封装包括三个堆叠的半导体管芯。 第一半导体管芯被嵌入在第一光敏材料层中。 第二半导体管芯堆叠在第一半导体管芯的顶部上，其中第二半导体管芯与第一半导体管芯面对面连接。 第三半导体管芯背靠背连接到第二半导体管芯。 第二半导体管芯和第三半导体管芯都嵌入第二光敏材料层。 多芯片晶片级封装还包括形成在第一光敏材料层和第二光敏材料层中的多个通过组装通孔。

公开(公告)号：US20140070348A1

公开(公告)日：2014-03-13

申请号：US13606289

申请日：2012-09-07

申请人： Kuo-Chung Yee ,  Chun Hui Yu

发明人： Kuo-Chung Yee ,  Chun Hui Yu

IPC分类号： H01L31/0232 ,  H01L31/18

CPC分类号： H01L27/14632 ,  H01L23/481 ,  H01L27/14618 ,  H01L27/14621 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14641 ,  H01L27/14683 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods and apparatus for integrating a CMOS image sensor and an image signal processor (ISP) together using an interposer to form a system in package device module are disclosed. The device module may comprise an interposer with a substrate. An interposer contact is formed within the substrate. A sensor device may be bonded to a surface of the interposer, wherein a sensor contact is bonded to a first end of the interposer contact. An ISP may be connected to the interposer, by bonding an ISP contact in the ISP to a second end of the interposer contact. An underfill layer may fill a gap between the interposer and the ISP. A printed circuit board (PCB) may further be connected to the interposer by way of a solder ball connected to another interposer contact. A thermal interface material may be in contact with the ISP and the PCB.

摘要翻译： 公开了使用插入器将CMOS图像传感器和图像信号处理器（ISP）集成在一起以形成封装器件模块中的系统的方法和装置。 器件模块可以包括具有衬底的插入器。 在衬底内形成插入物接触。 传感器装置可以结合到插入件的表面，其中传感器触点被结合到插入件触点的第一端。 ISP可以通过将ISP中的ISP联系人连接到插入器联系人的第二端来连接到插入器。 底层填充层可以填补插入件和ISP之间的间隙。 印刷电路板（PCB）还可以通过连接到另一插入器触点的焊球连接到插入器。 热界面材料可能与ISP和PCB接触。

公开(公告)号：US09583365B2

公开(公告)日：2017-02-28

申请号：US13481517

申请日：2012-05-25

申请人： Chun Hui Yu ,  Kuo-Chung Yee ,  Chen-Hua Yu ,  Yeong-Jyh Lin ,  Chia-Hsiang Lin ,  Liang-Ju Yen ,  Lawrence Chiang Sheu

发明人： Chun Hui Yu ,  Kuo-Chung Yee ,  Chen-Hua Yu ,  Yeong-Jyh Lin ,  Chia-Hsiang Lin ,  Liang-Ju Yen ,  Lawrence Chiang Sheu

IPC分类号： H01L21/48 ,  H01L23/498

CPC分类号： H01L21/486 ,  H01L23/49816 ,  H01L23/49827 ,  H01L2224/13099 ,  H01L2224/16238 ,  H01L2924/15311 ,  H01L2924/00014

摘要： A method of forming interconnects for three dimensional integrated circuits comprises attaching a metal layer on a first carrier, attaching a first side of a packaging component on the metal layer, wherein the packaging component comprises a plurality of through vias. The method further comprises filling the plurality of through vias with a metal material using an electrochemical plating process, wherein the metal layer functions as an electrode for the electrochemical plating process, attaching a second carrier on a second side of the packaging component, detaching the first carrier from the packaging component, forming a photoresist layer on the metal layer, patterning the photoresist layer and detaching exposed portions of the metal layer.

摘要翻译： 形成用于三维集成电路的互连的方法包括将金属层附接在第一载体上，将包装部件的第一侧附着在金属层上，其中该封装部件包括多个通孔。 该方法还包括使用电化学电镀工艺用金属材料填充多个通孔，其中金属层用作用于电化学电镀工艺的电极，将第二载体附着在包装部件的第二侧上，将第一 载体，在金属层上形成光致抗蚀剂层，图案化光致抗蚀剂层并分离金属层的暴露部分。

公开(公告)号：US20130313121A1

公开(公告)日：2013-11-28

申请号：US13481517

申请日：2012-05-25

申请人： Chun Hui Yu ,  Kuo-Chung Yee ,  Chen-Hua Yu ,  Yeong-Jyh Lin ,  Chia-Hsiang Lin ,  Liang-Ju Yen ,  Lawrence Chiang Sheu

发明人： Chun Hui Yu ,  Kuo-Chung Yee ,  Chen-Hua Yu ,  Yeong-Jyh Lin ,  Chia-Hsiang Lin ,  Liang-Ju Yen ,  Lawrence Chiang Sheu

IPC分类号： C25D5/02 ,  C25D7/12 ,  C25D7/00

CPC分类号： H01L21/486 ,  H01L23/49816 ,  H01L23/49827 ,  H01L2224/13099 ,  H01L2224/16238 ,  H01L2924/15311 ,  H01L2924/00014

摘要： A method of forming interconnects for three dimensional integrated circuits comprises attaching a metal layer on a first carrier, attaching a first side of a packaging component on the metal layer, wherein the packaging component comprises a plurality of through vias. The method further comprises filling the plurality of through vias with a metal material using an electrochemical plating process, wherein the metal layer functions as an electrode for the electrochemical plating process, attaching a second carrier on a second side of the packaging component, detaching the first carrier from the packaging component, forming a photoresist layer on the metal layer, patterning the photoresist layer and detaching exposed portions of the metal layer.

摘要翻译： 形成用于三维集成电路的互连的方法包括将金属层附接在第一载体上，将包装部件的第一侧附着在金属层上，其中该封装部件包括多个通孔。 该方法还包括使用电化学电镀工艺用金属材料填充多个通孔，其中金属层用作用于电化学电镀工艺的电极，将第二载体附着在包装部件的第二侧上，将第一 载体，在金属层上形成光致抗蚀剂层，图案化光致抗蚀剂层并分离金属层的暴露部分。

公开(公告)号：US09136293B2

公开(公告)日：2015-09-15

申请号：US13606289

申请日：2012-09-07

申请人： Kuo-Chung Yee ,  Chun Hui Yu

发明人： Kuo-Chung Yee ,  Chun Hui Yu

IPC分类号： H01L27/146 ,  H01L23/48

CPC分类号： H01L27/14632 ,  H01L23/481 ,  H01L27/14618 ,  H01L27/14621 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14641 ,  H01L27/14683 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods and apparatus for integrating a CMOS image sensor and an image signal processor (ISP) together using an interposer to form a system in package device module are disclosed. The device module may comprise an interposer with a substrate. An interposer contact is formed within the substrate. A sensor device may be bonded to a surface of the interposer, wherein a sensor contact is bonded to a first end of the interposer contact. An ISP may be connected to the interposer, by bonding an ISP contact in the ISP to a second end of the interposer contact. An underfill layer may fill a gap between the interposer and the ISP. A printed circuit board (PCB) may further be connected to the interposer by way of a solder ball connected to another interposer contact. A thermal interface material may be in contact with the ISP and the PCB.

摘要翻译： 公开了使用插入器将CMOS图像传感器和图像信号处理器（ISP）集成在一起以形成封装器件模块中的系统的方法和装置。 器件模块可以包括具有衬底的插入器。 在衬底内形成插入物接触。 传感器装置可以结合到插入件的表面，其中传感器触点被结合到插入件触点的第一端。 ISP可以通过将ISP中的ISP联系人连接到插入器联系人的第二端来连接到插入器。 底层填充层可以填补插入件和ISP之间的间隙。 印刷电路板（PCB）还可以通过连接到另一插入器触点的焊球连接到插入器。 热界面材料可能与ISP和PCB接触。