公开(公告)号：WO2010082605A1

公开(公告)日：2010-07-22

申请号：PCT/JP2010/050350

申请日：2010-01-14

Applicant: 東京エレクトロン株式会社 ,  有門 経敏 ,  貝塚 考亘 ,  赤坂 泰志 ,  アルバート チン

Inventor： 有門　経敏 ,  貝塚　考亘 ,  赤坂　泰志 ,  アルバート　チン

IPC: H01L21/8242 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/108

CPC classification number: H01L28/40 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/3142 ,  H01L21/31641 ,  H01L27/10852

Abstract: 　導電性を有する金属又は金属化合物からなる下部電極層と、前記下部電極層上に形成されたＺｒＯ ２ からなる第１の誘電体膜と、前記第１の誘電体膜上に形成されたＴｉを含む金属酸化物を有する誘電体からなる第２の誘電体膜と、前記第２の誘電体膜上に形成された上部電極層と、を有することを特徴とするキャパシタを提供することにより上記課題を解決する。

Abstract translation: 公开了一种电容器，其特征在于包括：包含导电金属或金属化合物的下电极层; 形成在所述下电极层上并包含ZrO 2的第一电介质膜; 形成在所述第一电介质膜上并包括含有Ti的金属氧化物的介电材料的第二电介质膜; 以及形成在第二电介质膜上的上电极层。

公开(公告)号：WO2007013924A1

公开(公告)日：2007-02-01

申请号：PCT/US2006/028041

申请日：2006-07-19

Applicant: MICRON TECHNOLOGY, INC. ,  KRAUS, Brenda D. ,  MARSH, Eugene P.

Inventor： KRAUS, Brenda D. ,  MARSH, Eugene P.

IPC: H01L21/205

CPC classification number: H01L21/28562 ,  C23C16/34 ,  C23C16/45534 ,  H01L21/02186 ,  H01L21/0228 ,  H01L21/28061 ,  H01L21/3141 ,  H01L21/76843 ,  H01L21/76846 ,  H01L28/75 ,  H01L29/4941 ,  Y10S257/915

Abstract: The use of atomic layer deposition (ALD) to form a conductive titanium nitride layer produces a reliable structure for use in a variety of electronic devices. The structure is formed by depositing titanium nitride by atomic layer deposition onto a substrate surface using a titanium-containing precursor chemical such as TDEAT, followed by a mixture of ammonia and carbon monoxide or carbon monoxide alone, and repeating to form a sequentially deposited TiN structure. Such a TiN layer may be used as a diffusion barrier underneath another conductor such as aluminum or copper, or as an electro-migration preventing layer on top of an aluminum conductor. ALD deposited TiN layers have low resistivity, smooth topology, high deposition rates, and excellent step coverage and electrical continuity.

Abstract translation: 使用原子层沉积（ALD）形成导电氮化钛层产生用于各种电子器件的可靠结构。 该结构通过使用含钛前体化学品如TDEAT沉积氮化钛通过原子层沉积沉积到衬底表面上，然后将氨和一氧化碳或一氧化碳的混合物单独沉积并重复形成依次沉积的TiN结构 。 这种TiN层可以用作另一种导体如铝或铜之下的扩散阻挡层，或者作为铝导体顶部的电迁移防止层。 ALD沉积的TiN层具有低电阻率，平滑的拓扑结构，高沉积速率和优异的阶梯覆盖和电连续性。

公开(公告)号：WO2005040454A1

公开(公告)日：2005-05-06

申请号：PCT/JP2004/016288

申请日：2004-10-27

Applicant: 株式会社神戸製鋼所 ,  旭硝子株式会社 ,  林 和志 ,  釘宮 敏洋 ,  古保里 隆 ,  海老沢 純一 ,  佐藤 一夫 ,  吉川 幸雄

Inventor： 林 和志 ,  釘宮 敏洋 ,  古保里 隆 ,  海老沢 純一 ,  佐藤 一夫 ,  吉川 幸雄

IPC: C23C16/455

CPC classification number: H01J37/32449 ,  C23C16/45589 ,  H01J37/3244 ,  H01L21/02164 ,  H01L21/02186 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/31612 ,  H01L21/67017

Abstract: 簡素かつ低コストの構成で、基材上への均一なガス供給を可能にして高質の表面処理を実現することを課題とする。そのための手段として、基材（１２）を特定方向に搬送しながら、その表面に向けて表面処理用ガスを供給することにより、基材（１２）の表面処理を行うにあたり、前記表面処理用ガスの供給手段として、円筒状外周面をもつ回転体（２４）の当該外周面を前記基材（１２）の表面または当該基材から離れた位置に設けられた対向部材（２０）に隙間（２３）をおいて対向させて前記基材（１２）の搬送方向と略直交する方向の軸を中心に回転させる。この回転により、回転体（２４）の外周面に前記表面処理用ガスを巻き込ませて前記隙間（２３）に導かせ、この隙間（２３）から前記基材（１２）の表面へ表面処理用ガスを送り出す。

Abstract translation: 通过简单且低成本的结构实现高质量的表面处理，使得能够均匀地供应到基材上。 通过向正在沿预定方向输送的基材（12）的表面供给表面处理气体来制造基材（12）的表面处理。 用于供给表面处理气体的装置被构造成使得面对构件（20）远离基材（12）的表面或从基底材料定位，旋转体（24）的外周表面具有中空 圆周外周面与面向材料（20）面对间隙（23），旋转体绕基本材料（12）的输送方向基本上垂直的轴线旋转。 旋转使得表面处理气体在旋转体（24）的外周面上缠绕并导向间隙（23），气体从间隙（23）送出到基材的表面 （12）。

公开(公告)号：WO2018022142A1

公开(公告)日：2018-02-01

申请号：PCT/US2017/015444

申请日：2017-01-27

Applicant: APPLIED MATERIALS, INC.

Inventor： LIU, Wei ,  WANG, Linlin

IPC: H01L21/02 ,  H01L21/324

CPC classification number: H01L21/02321 ,  H01L21/02186 ,  H01L21/0228 ,  H01L21/0234 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/3105 ,  H01L29/517 ,  H01L29/518

Abstract: Embodiments of the present disclosure generally relate to methods for forming a dielectric material on a substrate, and more specifically, to methods for forming a high-k dielectric layer in an electronic device. In one embodiment, the method includes depositing a high-k dielectric layer on a substrate and fluorinating the deposited high-k dielectric layer. The fluorinating the high-k dielectric layer includes exposing the high-k dielectric layer to a fluorine containing plasma at temperature between about 200 degrees Celsius and about 550 degrees Celsius. At this temperature range, the fluorine radicals form fluorine bonds at the interface between the high-k dielectric layer and the substrate without etching any materials.

Abstract translation: 本公开的实施例总体上涉及用于在衬底上形成电介质材料的方法，并且更具体地涉及用于在电子器件中形成高k电介质层的方法。 在一个实施例中，该方法包括在衬底上沉积高k电介质层并氟化沉积的高k电介质层。 氟化高k电介质层包括在约200摄氏度和约550摄氏度之间的温度下将高k电介质层暴露于含氟等离子体。 在此温度范围内，氟自由基在高介电常数介电层和衬底之间的界面处形成氟键而不蚀刻任何材料。

公开(公告)号：WO2017136141A1

公开(公告)日：2017-08-10

申请号：PCT/US2017/013953

申请日：2017-01-18

Applicant: APPLIED MATERIALS, INC.

Inventor： ZHANG, Xuena ,  YIM, Dong-kil ,  DAI, Wenqing ,  YOU, Harvey ,  WON, Tae Kyung ,  YANG, Hsiao-Lin ,  LIN, Wan-Yu ,  TSAI, Yun-chu

IPC: G02F1/1368 ,  G02F1/1343

CPC classification number: H01L29/4908 ,  G02F1/136213 ,  G02F1/1368 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/02194 ,  H01L21/02274 ,  H01L21/0228 ,  H01L27/1222 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/1259 ,  H01L27/3258 ,  H01L27/3262 ,  H01L27/3265 ,  H01L28/40 ,  H01L28/60 ,  H01L2227/323

Abstract: Embodiments of the disclosure generally provide methods of forming a capacitor with high capacitance and low leakage as well as a good interface control for thin film transistor (TFT) applications. In one embodiment, a thin film transistor structure includes a capacitor formed in a thin film transistor device. The capacitor further includes a common electrode disposed on a substrate, a dielectric layer formed on the common electrode and a pixel electrode formed on the dielectric layer. An interface protection layer formed between the common electrode and the dielectric layer, or between the dielectric layer and the pixel electrode. A gate insulating layer fabricated by a high-k material may also be utilized in the thin film transistor structure.

Abstract translation: 本公开的实施例通常提供形成具有高电容和低漏电的电容器以及用于薄膜晶体管（TFT）应用的良好接口控制的方法。 在一个实施例中，薄膜晶体管结构包括形成在薄膜晶体管器件中的电容器。 该电容器还包括设置在衬底上的公共电极，形成在公共电极上的电介质层和形成在电介质层上的像素电极。 界面保护层形成于公共电极与介电层之间或介电层与像素电极之间。 在薄膜晶体管结构中也可以使用由高k材料制成的栅绝缘层。

公开(公告)号：WO2016205349A1

公开(公告)日：2016-12-22

申请号：PCT/US2016/037599

申请日：2016-06-15

Applicant: APPLIED MATERIALS, INC.

Inventor： ZENG, Weimin ,  NGUYEN, Thanh X. ,  CHENG, Yana ,  CAO, Yong ,  DIEHL, Daniel Lee ,  GUGGILLA, Srinivas ,  WANG, Rongjun ,  TANG, Xianmin

IPC: H01L21/02 ,  H01L21/203 ,  H01L21/205

CPC classification number: H01L21/0234 ,  H01L21/0214 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02266

Abstract: In some embodiments a method of processing a substrate disposed atop a substrate support in a physical vapor deposition process chamber includes: (a) depositing a dielectric layer to a first thickness atop a first surface of the substrate via a physical vapor deposition process; (b) providing a first plasma forming gas to a processing region of the physical vapor deposition process chamber, wherein the first plasma forming gas comprises hydrogen but not carbon; (c) providing a first amount of bias power to a substrate support to form a first plasma from the first plasma forming gas within the processing region of the physical vapor deposition process chamber; (d) exposing the dielectric layer to the first plasma; and (e) repeating (a)-(d) to deposit the dielectric film to a final thickness.

Abstract translation: 在一些实施例中，处理设置在物理气相沉积处理室中的衬底支架顶上的衬底的方法包括：（a）通过物理气相沉积工艺在介质的第一表面顶部沉积介电层至第一厚度; （b）向所述物理气相沉积处理室的处理区域提供第一等离子体形成气体，其中所述第一等离子体形成气体包括氢而不是碳; （c）向所述衬底支撑件提供第一量的偏置功率以从所述物理气相沉积处理室的处理区域内的所述第一等离子体形成气体形成第一等离子体; （d）将介电层暴露于第一等离子体; 和（e）重复（a） - （d）将电介质膜沉积到最终厚度。

公开(公告)号：WO2015136673A1

公开(公告)日：2015-09-17

申请号：PCT/JP2014/056752

申请日：2014-03-13

Applicant: 株式会社日立国際電気

Inventor： 牛田　卓朗 ,  鎌倉　司 ,  ▲ひろせ▼　義朗 ,  中谷　公彦

IPC: H01L21/316 ,  H01L21/31

CPC classification number: H01L21/0228 ,  C23C16/405 ,  C23C16/45527 ,  C23C16/45534 ,  C23C16/52 ,  H01L21/02186 ,  H01L21/02277

Abstract: 　基板に対して金属元素およびハロゲン基を含む原料を供給する工程と、基板に対して酸化剤を供給する工程と、を非同時に行うサイクルを所定回数行うことで、基板上に、金属元素を含む酸化膜を形成する工程を有し、酸化剤を供給する工程では、基板に対して酸化剤と一緒に触媒を供給し、原料を供給する工程では、基板に対して触媒を非供給とする。

Abstract translation: 该制造半导体器件的方法包括以下步骤：通过执行预定次数的循环，在基板上形成含有金属元素的氧化物膜，其中，供给包含金属元素的原料和卤素 并且用于向衬底供给氧化剂的步骤非同时地进行。 在提供氧化剂的步骤中，催化剂与氧化剂一起供应到基底。 在提供原料的步骤中，不向基板供应催化剂。

公开(公告)号：WO2015100458A1

公开(公告)日：2015-07-02

申请号：PCT/US2014/072592

申请日：2014-12-29

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： NIIMI, Hiroaki ,  MEHORTRA, Manoj ,  NANDAKUMAR, Mahalingam

IPC: H01L21/8249 ,  H01L27/092

CPC classification number: H01L27/092 ,  H01L21/02148 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/0271 ,  H01L21/0273 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28158 ,  H01L21/28202 ,  H01L21/28238 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/3212 ,  H01L21/32133 ,  H01L21/823828 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/0922 ,  H01L29/42364 ,  H01L29/42372 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

Abstract: An integrated circuit is provided with a metal gate NMOS transistor (130) with a high-k first gate dielectric (108) on a high quality thermally grown interface dielectric (106) and with a metal gate PMOS transistor (132) with a high-k last gate dielectric (136) on a chemically grown interface dielectric (134). Process flows are provided for forming an integrated circuit with a metal gate NMOS transistor (130) with a high-k first gate dielectric (108) on a high quality thermally grown interface dielectric (106) and with a metal gate PMOS transistor (132) with a high-k last gate dielectric (136) on a chemically grown interface dielectric (134).

Abstract translation: 集成电路在高质量热生长界面介质（106）上设置有具有高k第一栅极电介质（108）的金属栅极NMOS晶体管（130），并且具有金属栅极PMOS晶体管（132） k化学生长界面电介质（134）上的最后栅极电介质（136）。 提供了工艺流程，用于在高质量热生长界面电介质（106）和金属栅极PMOS晶体管（132）上形成具有高k第一栅极电介质（108）的金属栅极NMOS晶体管（130）的集成电路， 在化学生长的界面电介质（134）上具有高k的最后栅极电介质（136）。

公开(公告)号：WO2013070439A1

公开(公告)日：2013-05-16

申请号：PCT/US2012/061812

申请日：2012-10-25

Applicant: INTERMOLECULAR, INC. ,  ELPIDA MEMORY, INC.

Inventor： MALHOTRA, Sandra ,  CHEN, Hanhong ,  DEWEERD, Wim ,  ODE, Hiroyuki

IPC: H01L27/108

CPC classification number: H01L28/40 ,  H01L21/02186 ,  H01L21/02194 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/02356 ,  H01L27/10852 ,  H01L28/75

Abstract: A method for forming a DRAM MIM capacitor stack having low leakage current involves the use of a first electrode that serves as a template for promoting the high k phase of a subsequently deposited dielectric layer. The high k dielectric layer comprises a doped material that can be crystallized after a subsequent annealing treatment. A metal oxide second electrode layer is formed above the dielectric layer. The metal oxide second electrode layer has a crystal structure that is compatible with the crystal structure of the dielectric layer. Optionally, a second electrode bulk layer is formed above the metal oxide second electrode layer.

Abstract translation: 用于形成具有低泄漏电流的DRAM MIM电容器堆叠的方法涉及使用用作促进随后沉积的介电层的高k相的模板的第一电极。 高k电介质层包括可在随后的退火处理后结晶的掺杂材料。 金属氧化物第二电极层形成在电介质层的上方。 金属氧化物第二电极层具有与电介质层的晶体结构相容的晶体结构。 可选地，在金属氧化物第二电极层上形成第二电极体层。

公开(公告)号：WO2011002603A2

公开(公告)日：2011-01-06

申请号：PCT/US2010/038591

申请日：2010-06-15

Applicant: MICRON TECHNOLOGY, INC. ,  ANTONOV, Vassil ,  BHAT, Vishwanath

Inventor： ANTONOV, Vassil ,  BHAT, Vishwanath

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/02356 ,  H01L21/02175 ,  H01L21/02186 ,  H01L21/3105 ,  H01L28/65

Abstract: A method of forming a capacitor includes depositing a dielectric metal oxide layer of a first phase to a thickness no greater than 75 Angstroms over an inner conductive capacitor electrode material. The first phase dielectric metal oxide layer has a k of at least 15. Conductive RuO2 is deposited over and into physical contact with the dielectric metal oxide layer. Then, the RuO2 and the dielectric metal oxide layer are annealed at a temperature below 50O0C. The RuO2 in physical contact with the dielectric metal oxide during the annealing facilitates a change of the dielectric metal oxide layer from the first phase to a second crystalline phase having a higher k than the first phase. The annealed dielectric metal oxide layer is incorporated into a capacitor dielectric region of a capacitor construction. Other implementations are disclosed.

Abstract translation: 形成电容器的方法包括在内部导电电容器电极材料上沉积第一相的电介质金属氧化物层至不大于75埃的厚度。 第一相介电金属氧化物层的k至少为15.导电RuO 2沉积在物理接触介质金属氧化物层上。 然后，将RuO 2和介电金属氧化物层在低于500℃的温度下退火。 在退火期间与介电金属氧化物物理接触的RuO 2有助于电介质金属氧化物层从第一相向具有比第一相高的k的第二结晶相的变化。 退火的介质金属氧化物层被结合到电容器结构的电容器电介质区域中。 公开了其他实现。