公开(公告)号：WO2014126818A1

公开(公告)日：2014-08-21

申请号：PCT/US2014/015422

申请日：2014-02-07

Applicant: QUALCOMM INCORPORATED

Inventor： HENDERSON, Brian Matthew ,  LISK, Durodami Joscelyn ,  GU, Shiqun ,  RADOJCIC, Ratibor ,  NOWAK, Matthew Michael

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/36 ,  H01L23/538 ,  H01L23/528 ,  H01L23/48

CPC classification number: H01L23/5384 ,  H01L21/50 ,  H01L23/3128 ,  H01L23/34 ,  H01L23/36 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/5286 ,  H01L23/5383 ,  H01L23/5389 ,  H01L24/19 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/73259 ,  H01L2224/92224 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06544 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2924/15184 ,  H01L2924/15311

Abstract: Some implementations provide an integrated device (400) that includes a first substrate (402), a first die (404) coupled to the first substrate, a second die (406) coupled to the first die, and a second substrate (409) coupled to the second die. The second substrate is configured to provide an electrical path for a signal to the second die. The integrated device further includes a molding (408) surrounding the first die and the second die, and several through mold vias (TMVs) coupled to the second substrate. The TMVs (414, 416) are configured to provide an electrical path for the signal to the second die through the second substrate. In some implementations, the second substrate includes a signal distribution structure (411, 412) configured to provide the electrical path for the signal to the second die. In some implementations, the first substrate and the second substrate are part of a signal distribution network that provides signal to the second die.

Abstract translation: 一些实施方案提供了集成器件（400），其包括第一衬底（402），耦合到第一衬底的第一裸片（404），耦合到第一裸片的第二裸片（406）和耦合到第一裸片 到第二个死亡 第二基板被配置为提供用于到第二管芯的信号的电路径。 集成装置还包括围绕第一管芯和第二管芯的模制件（408）以及耦合到第二基板的多个通孔（TMV）。 TMV（414,416）被配置为提供通过第二基板的信号到第二管芯的电路径。 在一些实施方式中，第二衬底包括被配置为向第二管芯提供信号的电路的信号分配结构（411,412）。 在一些实施方案中，第一衬底和第二衬底是向第二裸片提供信号的信号分配网络的一部分。

公开(公告)号：WO2011084216A3

公开(公告)日：2011-09-09

申请号：PCT/US2010054931

申请日：2010-11-01

Applicant: INTEL CORP ,  MA QING ,  HU CHUAN ,  MORROW PATRICK

Inventor： MA QING ,  HU CHUAN ,  MORROW PATRICK

IPC: H01L23/485 ,  H05K3/46

CPC classification number: H01L23/49822 ,  B32B2457/08 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/3675 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L24/17 ,  H01L24/32 ,  H01L24/73 ,  H01L2224/16227 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/81815 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01011 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01016 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/05442 ,  H01L2924/14 ,  H01L2924/15184 ,  H01L2924/15788 ,  H01L2924/16251 ,  H05K3/42 ,  H05K3/4605 ,  H05K2201/0195 ,  H05K2201/096 ,  Y10T156/10 ,  H01L2924/00

Abstract: Disclosed are embodiments of a substrate for an integrated circuit (IC) device. The substrate includes a core comprised of two or more discrete glass layers that have been bonded together. A separate bonding layer may be disposed between adjacent glass layers to couple these layers together. The substrate may also include build-up structures on opposing sides of the multi-layer glass core, or perhaps on one side of the core. Electrically conductive terminals may be formed on both sides of the substrate, and an IC die may be coupled with the terminals on one side of the substrate. The terminals on the opposing side may be coupled with a next-level component, such as a circuit board. One or more conductors extend through the multi-layer glass core, and one or more of the conductors may be electrically coupled with the build-up structures disposed over the core. Other embodiments are described and claimed.

Abstract translation: 公开了用于集成电路（IC）器件的衬底的实施例。 衬底包括由两个或更多个已经粘合在一起的分立的玻璃层组成的芯。 单独的结合层可以设置在相邻的玻璃层之间以将这些层结合在一起。 衬底还可以包括在多层玻璃芯的相对侧上的堆积结构，或者可能在芯的一侧上。 导电端子可以形成在基板的两侧，并且IC管芯可以与基板的一侧上的端子耦合。 相对侧上的端子可以与诸如电路板的下一级组件耦合。 一个或多个导体延伸穿过多层玻璃芯，并且一个或多个导体可以与设置在芯上的积层结构电耦合。 描述并要求保护其他实施例。

公开(公告)号：WO2010083919A3

公开(公告)日：2011-03-31

申请号：PCT/EP2009066409

申请日：2009-12-04

Applicant: BOSCH GMBH ROBERT ,  SOLF CHRISTIAN

Inventor： SOLF CHRISTIAN

IPC: B81B7/00

CPC classification number: B81B7/0058 ,  B81B7/0006 ,  B81B7/0048 ,  B81B2207/07 ,  B81B2207/092 ,  B81B2207/096 ,  H01L23/49827 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01075 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2224/81 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: The invention relates to an integrated circuit (1) having a substrate (2), which comprises metal contact surfaces (3) on a first surface (A) and a sensor element/actuator element (4) arranged on a second surface, located opposite of the first surface. A metal structure (6) is embedded in a dielectric (5, 5a...5c) of the substrate (2) and connects the sensor element/actuator element (4) to the contact surfaces (3). The metal structure (6) and the dielectric (5, 5a...5c) are designed such that due to the spring constant that is formed by the metal structure (6) and the dielectric (5, 5a...5c), a transmission of mechanical stresses from the contact surfaces (3) to the sensor element (4) is effectively reduced.

Abstract translation: 本发明提供（1）包括衬底（2），其上的第一表面（A）的金属接触表面（3）和在第二相反的，该表面（B）的所述第一表面设置传感器元件/致动器的集成电路（4） 有。 在该基板（2），金属结构（6）被嵌入，其中所述传感器元件/致动器（4）与所述接触区（3）连接的电介质（5，5a..5c）。 金属结构（6）和电介质（5，5a..5c）被设计为使得通过所述金属结构而得到的弹簧常数（6）和电介质（5，5a..5c）形成，一 从接触表面（3）与所述传感器元件（4）的机械应力的发送有效缓解。

公开(公告)号：WO2010125814A1

公开(公告)日：2010-11-04

申请号：PCT/JP2010/003044

申请日：2010-04-28

Applicant: 株式会社フジクラ ,  山本敏 ,  橋本廣和

Inventor： 山本敏 ,  橋本廣和

IPC: H01L25/065 ,  H01L23/473 ,  H01L25/07 ,  H01L25/18 ,  H05K1/11 ,  H05K3/46

CPC classification number: H05K1/181 ,  H01L23/3128 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/06 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/16235 ,  H01L2225/06517 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/16152 ,  H01L2924/181 ,  H05K1/0272 ,  H05K1/115 ,  H05K2201/09836 ,  H05K2201/10545 ,  Y02P70/611 ,  Y10T29/49124 ,  H01L2924/00

Abstract: 　基板と、この基板を貫通する複数の貫通孔の内部に形成された複数の貫通配線とを有する貫通配線基板と;複数の電極を有してかつ、これら電極が前記第１主面に対向するように配置された第１のデバイスと;この第１のデバイスの各電極の配置とは配置が異なる複数の電極を有してかつ、これら電極が前記第２主面に対向するように配置された第２のデバイスと;を備えたデバイス実装構造であって、前記各貫通配線は、前記第１主面の、前記第１のデバイスの電極に対応する位置に設けられた第１の導通部と、前記第２主面の、前記第２のデバイスの電極に対応する位置に設けられた第２の導通部とを有し、前記第１のデバイスの各電極は、前記第１の導通部に電気的に接続され、前記第２のデバイスの各電極は、前記第２の導通部に電気的に接続されている。

Abstract translation: 一种器件安装结构，包括：通孔布线板，其具有形成在穿过所述板的多个通孔内的多个通孔线; 第一装置，具有设置成面对第一主表面的多个电极; 以及第二装置，其具有与第一装置的电极不同的多个电极，以面对第二主表面。 贯通线各自具有设置在第一主表面上的与第一器件的每个电极相对应的位置处的第一导电部分和设置在第二主表面上的位于与第二器件的每个电极对应的位置处的第二导电部分 第二设备 第一装置的每个电极电连接到第一导电部分，并且第二装置的每个电极电连接到第二导电部分。

公开(公告)号：WO2010059724A3

公开(公告)日：2010-09-10

申请号：PCT/US2009064987

申请日：2009-11-18

Applicant: QUALCOMM INC ,  PAN YUANCHENG CHRISTOPHER ,  SWEENEY FIFIN ,  PAYNTER CHARLIE ,  BOWLES KEVIN R ,  GONZALEZ JASON R

Inventor： PAN YUANCHENG CHRISTOPHER ,  SWEENEY FIFIN ,  PAYNTER CHARLIE ,  BOWLES KEVIN R ,  GONZALEZ JASON R

IPC: H01L23/498 ,  H01L23/50 ,  H01L23/522 ,  H01L23/528

CPC classification number: H01L23/49816 ,  H01L23/50 ,  H01L23/5222 ,  H01L23/5286 ,  H01L23/642 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/16 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16265 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/32145 ,  H01L2224/48145 ,  H01L2924/00011 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A semiconductor package has a capacitor die and a packaging substrate. The capacitor die is coupled to circuitry on a front or back side of a die coupled to the packaging substrate for providing decoupling capacitance. In one example, the capacitor die is coupled to a land side of the packaging substrate in an area depopulated of a packaging array and adjacent to the packaging array. In another example, the capacitor die may be stacked on the die and coupled through wire bonds to circuitry on the die. The capacitor die reduces impedance of the integrated circuit allowing operation at higher frequencies.

Abstract translation: 半导体封装具有电容器芯片和封装衬底。 电容器裸片耦合到耦合到封装衬底的裸片的正面或背面上的电路以提供去耦电容。 在一个示例中，电容器管芯在封装阵列的不填充区域中并且与封装阵列相邻地耦合到封装衬底的焊盘侧。 在另一个示例中，电容器管芯可以堆叠在管芯上并且通过引线键合耦合到管芯上的电路。 电容器管芯降低了集成电路的阻抗，允许在更高的频率下工作。

公开(公告)号：WO2008150898A3

公开(公告)日：2009-02-12

申请号：PCT/US2008065131

申请日：2008-05-29

Applicant: OCCAM PORTFOLIO LLC ,  FJELSTAD JOSEPH C

Inventor： FJELSTAD JOSEPH C

IPC: H01L23/48 ,  H05K3/32

CPC classification number: H05K1/144 ,  H01L24/73 ,  H01L24/82 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2924/01063 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15184 ,  H01L2924/3025 ,  H05K1/0207 ,  H05K1/185 ,  H05K3/284 ,  H05K3/4664 ,  H05K2201/042 ,  H05K2201/043 ,  H05K2201/10189 ,  H05K2201/10318 ,  H05K2201/10386 ,  H05K2201/1056 ,  H05K2203/1316 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: The present invention provides an electronic assembly 400 and a method for its manufacture 800, 900, 1000 1200, 1400, 1500, 1600, 1700. The assembly 400 uses no solder. Components 406, or component packages 402, 802, 804, 806 with I/O leads 412 are placed 800 onto a planar substrate 808. The assembly is encapsulated 900 with electrically insulating material 908 with vias 420, 1002 formed or drilled 1000 through the substrate 808 to the components' leads 412. Then the assembly is plated 1200 and the encapsulation and drilling process 1500 repeated to build up desired layers 422, 1502, 1702. Assemblies may be mated 1800. Within the mated assemblies, items may be inserted including pins 2202a, 2202b, and 2202c, mezzanine interconnection devices 2204, heat spreaders 2402, and combination heat spreaders and heat sinks 2602. Edge card connectors 2802 may be attached to the mated assemblies.

Abstract translation: 本发明提供电子组件400及其制造方法800,900,10001200,1400,1500,1600,1700。组件400不使用焊料。 具有I / O引线412的组件406或组件封装402,802,804,806被放置在800平面衬底808上。该组件被电绝缘材料908封装，电绝缘材料908具有穿过衬底形成或钻孔1000的通孔420,1002。 808到组件引线412.然后组件被电镀1200，并且重复进行封装和钻孔工艺1500以构建所需的层422,1502,1702。组件可以配合1800.在配合的组件内，物品可以被插入，包括销 2202a，2202b和2202c，夹层互连设备2204，散热器2402以及散热器和散热器2602组合。边缘卡连接器2802可以附接到配合的组件。

公开(公告)号：WO2008149508A1

公开(公告)日：2008-12-11

申请号：PCT/JP2008/001316

申请日：2008-05-27

Applicant: 三洋電機株式会社 ,  今岡俊一 ,  澤井徹郎 ,  小林健一 ,  中野敦史

Inventor： 今岡俊一 ,  澤井徹郎 ,  小林健一 ,  中野敦史

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H05K1/141 ,  H01L24/73 ,  H01L25/0657 ,  H01L2223/6638 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06572 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15174 ,  H01L2924/15182 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01L2924/3511 ,  H05K1/181 ,  H05K1/182 ,  H05K3/3436 ,  H05K2201/09136 ,  H05K2201/09418 ,  H05K2201/10545 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 　半導体モジュール１０は、配線層を有する基板と、基板の一方の面１２ａに実装された方形の第１の半導体素子１４と、基板の他方の面１２ｂに実装された方形の第２の半導体素子１６と、を備える。第１の半導体素子１４は、その各辺が第２の半導体素子１６の各辺と平行にならないように、かつ、基板の表面に垂直な方向から見た場合に第２の半導体素子１６と重なるように配置されている。

Abstract translation: 公开了一种半导体模块（10），包括具有布线层的基板，安装在基板的一侧（12a）上的矩形第一半导体器件（14）和安装在另一侧的矩形第二半导体器件（16） 12b）。 第一半导体器件（14）被布置成使得其侧面不与第二半导体器件（16）的侧面平行，同时当从垂直于衬底的表面的方向观察时与第二半导体器件（16）重叠 。

公开(公告)号：WO2007024483A8

公开(公告)日：2008-11-27

申请号：PCT/US2006030969

申请日：2006-08-08

Applicant: MICRON TECHNOLOGY INC ,  YE SENG KIM DALSON ,  CHONG CHIN HUI ,  LEE CHOON KUAN ,  LEE WANG LAI ,  SAID ROSLAN BIN

Inventor： YE SENG KIM DALSON ,  CHONG CHIN HUI ,  LEE CHOON KUAN ,  LEE WANG LAI ,  SAID ROSLAN BIN

IPC: H01L23/498 ,  H01L25/10

CPC classification number: H01L23/3128 ,  H01L21/561 ,  H01L23/49833 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/97 ,  H01L25/00 ,  H01L25/105 ,  H01L25/117 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/06136 ,  H01L2224/16055 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01052 ,  H01L2924/0106 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/30105 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

Abstract: Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices are described herein. In one embodiment, a set of stacked microelectronic devices includes (a) a first microelectronic die having a first side and a second side opposite the first side, (b) a first substrate attached to the first side of the first microelectronic die and electrically coupled to the first microelectronic die, (c) a second substrate attached to the second side of the first microelectronic die, (d) a plurality of electrical couplers attached to the second substrate, (e) a third substrate coupled to the electrical couplers, and (f) a second microelectronic die attached to the third substrate. The electrical couplers are positioned such that at least some of the electrical couplers are inboard the first microelectronic die.

Abstract translation: 本文描述了微电子器件，堆叠的微电子器件以及用于制造微电子器件的方法。 在一个实施例中，一组堆叠的微电子器件包括（a）具有第一侧和与第一侧相对的第二侧的第一微电子管芯，（b）附接到第一微电子管芯的第一侧的第一衬底， （c）附接到第一微电子管芯的第二侧的第二衬底，（d）连接到第二衬底的多个电耦合器，（e）耦合到电耦合器的第三衬底，以及 （f）附接到第三基板的第二微电子管芯。 电耦合器被定位成使得至少一些电耦合器在第一微电子管芯内。

公开(公告)号：WO2007027972A2

公开(公告)日：2007-03-08

申请号：PCT/US2006/034151

申请日：2006-09-01

Applicant: MICRON TECHNOLOGY, INC. ,  GREENWOOD, Jonathon, G. ,  GOCHNOUR, Derek

Inventor： GREENWOOD, Jonathon, G. ,  GOCHNOUR, Derek

CPC classification number: B81B7/0074 ,  B81B2207/11 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/85 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/16225 ,  H01L2224/274 ,  H01L2224/29007 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/484 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L2224/83139 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83193 ,  H01L2224/8385 ,  H01L2224/85399 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01022 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/15174 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/00012

Abstract: Microelectronic devices and methods for manufacturing microelectronic devices are disclosed herein. In one embodiment, a method for manufacturing microelectronic devices includes forming a stand-off layer over a plurality of microelectronic dies on a microfeature workpiece, removing selected portions of the stand-off layer to form a plurality of stand-offs on corresponding dies, cutting the workpiece to singulate the dies, attaching a first singulated die to a support member, and coupling a second die to the stand-off on the first singulated die.

Abstract translation: 本文公开了用于制造微电子器件的微电子器件和方法。 在一个实施例中，一种用于制造微电子器件的方法包括在微特征工件上的多个微电子管芯上方形成一个隔离层，去除所述待分离层的选定部分以在相应的管芯上形成多个对接，切割 所述工件对所述模具进行切割，将第一单模模具附接到支撑构件，以及将第二模具连接到所述第一分割模具上的支架。

公开(公告)号：WO2003098687A1

公开(公告)日：2003-11-27

申请号：PCT/JP2003/006113

申请日：2003-05-16

Applicant: 株式会社 ルネサステクノロジ ,  山田 耕平 ,  一ノ瀬 八洲治 ,  永瀬 弘幸

Inventor： 山田 耕平 ,  一ノ瀬 八洲治 ,  永瀬 弘幸

IPC: H01L23/48

CPC classification number: H01L21/568 ,  H01L21/4857 ,  H01L21/561 ,  H01L23/3107 ,  H01L23/49816 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L2221/68345 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/4943 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12032 ,  H01L2924/14 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/20752 ,  H01L2924/30107 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401

Abstract: 　電子機器に組み込む薄型でかつ小型の半導体装置の製造方法である。シリコンウエハを用意し、ウエハの主面及び裏面に酸化膜を形成し、ウエハの主面に選択的に絶縁膜を形成してスルーホールを複数形成し、スルーホール底の前記酸化膜上に金属積層膜を形成するとともに、この金属積層膜上に第１金属膜及び第２金属膜を形成して金属台座を形成する。つぎに金属台座の一の金属台座の主面にダイオードを形成した半導体チップを一方の電極を介して固定し、他方の電極と他の金属台座を導電性のワイヤで接続する。ついで、半導体チップやワイヤ等を被う絶縁性樹脂層で被い、封止体の裏面に接着される酸化膜を残してシリコンウエハ及び酸化膜を除去し、樹脂層の裏面の酸化膜をエッチング除去し、樹脂層の裏面に露出する金属台座の表面に金属メッキ膜を形成し、前記樹脂層を縦横に切断して半導体装置を形成する。

Abstract translation: 一种制造结合在电子设备中的小型薄型半导体器件的方法。 在制备的硅晶片的主表面和背面上形成氧化膜。 在晶片的主表面上选择性地形成绝缘膜，形成通孔。 在每个通孔的底部的氧化膜上形成金属多层膜。 第一和第二金属膜形成在金属多层膜上以形成金属基座。 在一个金属基座的主表面上制造二极管的半导体芯片通过一个电极固定。 另一个电极通过导线连接到另一个金属基座。 半导体芯片和导线被绝缘树脂层覆盖。 去除硅晶片和氧化膜，同时部分地留下附着在封装体背面的氧化膜。 通过蚀刻去除树脂层背面的氧化膜。 在从树脂层的背面露出的金属基座的表面上形成金属镀膜。 树脂层水平和垂直地切割，从而制造半导体器件。