公开(公告)号：CN102369670B

公开(公告)日：2015-02-11

申请号：CN201080014168.8

申请日：2010-03-23

Applicant: 飞思卡尔半导体公司

Inventor： 赵彬

IPC: H03M1/12

CPC classification number: G01R19/2506 ,  H05B33/0815 ,  H05B33/0827

Abstract: 一种峰值检测/数字化电路(100)，包括多个电平检测单元(121、122、123)，每个电平检测单元具有比较器(124)以及带有响应于比较器的输出的时钟输入的触发器(126)。在检测期内，每个电平检测单元响应于检测期的开始而将触发器(126)的数据输出信号配置为第一数据状态。此外，还响应于数据输出信号具有第一数据状态或第二数据状态而分别配置每个电平检测单元以启用比较器。当比较器(124)在检测期内启用时，电平检测单元响应于由比较器(124)所进行的输入信号与对应的参考电压电平的比较而配置触发器(126)的数据输出信号。电平检测单元(121、122、123)的触发器在检测期结束时的数据输出信号被用来确定表示输入信号的峰值电压电平的数字值。

公开(公告)号：CN102473149B

公开(公告)日：2015-02-04

申请号：CN200980160573.8

申请日：2009-07-20

Applicant: 飞思卡尔半导体公司

Inventor： 阿利斯泰尔·罗伯逊 ,  约瑟夫·奇尔切洛 ,  马克·马约拉尼

IPC: G06F13/16 ,  G06F5/00

CPC classification number: G06F12/0862 ,  G06F9/3804 ,  G06F9/3814 ,  G06F12/123 ,  G06F12/127 ,  G06F2212/6022

Abstract: 一种信号处理系统(100)包括缓冲器控制逻辑(142)，其被设置成分配多个缓冲器(144)，用于存储从至少一个存储器元件(160)提取的信息。在接收到待缓冲的提取信息时，缓冲器控制逻辑(142)被设置成根据与顺序流相关联的第一分类和与流改变相关联的第二分类的至少一种，将待缓冲的信息分类，并且当将缓冲器(144)分配用于存储待缓冲的提取信息时，使来自用于存储关于与顺序流相关联的第一分类的信息的多个缓冲器的相应缓冲器，优先于用于存储关于与流变化相关联的第二分类的信息的缓冲器。

公开(公告)号：CN104299649A

公开(公告)日：2015-01-21

申请号：CN201410319221.5

申请日：2014-07-07

Applicant: 飞思卡尔半导体公司

Inventor： 何晨 ,  王艳卓 ,  穆甫臣

IPC: G11C16/14 ,  G11C16/06

Abstract: 公开了NVM系统(100)内的非易失性存储器NVM单元(210)的自适应擦除恢复的方法和系统。所述自适应擦除恢复实施例基于要擦除的一个或多个NVM块尺寸和操作温度，自适应地调整所述擦除恢复放电速率(112)和/或放电时间(114)。在一个示例实施例中，通过调整所述放电电路(150)内的开启的放电晶体管(502/532)的数量调整所述擦除恢复放电速率(112)，从而调整了擦除恢复的放电电流。使用查找表(116)存储与要恢复的NVM块尺寸和/或操作温度关联的擦除恢复放电速率和/或放电时间。通过自适应地控制擦除恢复放电速率和/或时间，所公开的实施例改进了宽范围NVM块尺寸的总体擦除性能，同时避免了可能对所述NVM系统内高电压电路的损坏。

公开(公告)号：CN104281546A

公开(公告)日：2015-01-14

申请号：CN201410315754.6

申请日：2014-07-03

Applicant: 飞思卡尔半导体公司

Inventor： 阿尔温德·加尔 ,  索姆维尔·达西亚 ,  萨钦·贾殷 ,  阿尔温德·考希克 ,  阿林达姆·辛哈

IPC: G06F13/16

CPC classification number: H04W56/001 ,  H04L47/622

Abstract: 公开了一种无线通信装置及方法。一种在无线通信网络中使用的传输节点，包括：用于将辅助数据发射到所述传输节点中的第二CPRI单元的第一CPRI单元。存储器单元存储所述辅助数据中的控制字数据。存储器写入块被连接在所述第一CPRI单元和所述存储器单元之间，用于基于从所述第一CPRI单元接收的第一集合的帧定时信号来将所述控制字数据写入到所述存储器单元。存储器读取和合并块被连接到所述存储器单元，用于基于第二集合的帧定时信号来读取存储在所述存储器单元中的所述控制字，并且将所述控制字数据和IQ数据合并，以及将合并辅助数据发射到所述第二CPRI单元。

公开(公告)号：CN104247259A

公开(公告)日：2014-12-24

申请号：CN201280072511.3

申请日：2012-04-20

Applicant: 飞思卡尔半导体公司

Inventor： 阿克巴尔·哈齐诺 ,  萨韦里奥·特罗塔

IPC: H03F3/45 ,  H03K23/00

CPC classification number: H03B19/14 ,  H03F1/0205 ,  H03F3/45085 ,  H03F3/60 ,  H03F3/602 ,  H03F2200/423 ,  H03F2200/513 ,  H03F2200/543 ,  H03F2203/45612 ,  H03F2203/45652 ,  H03F2203/45668 ,  H03F2203/45702 ,  H03K23/667 ,  H03L7/00

Abstract: 本发明涉及用于将输入RF信号(312)划分为频分RF信号(316)的分频器电路(300)。该电路包括RF对(310)、与互阻抗放大器(302)串联耦合的开关-四对(306)和双对发射极跟随器(318)。电路(300)包括用于给RF对的第一放大器路径提供第一DC路径以及给开关-四对(306)和互阻抗放大器(302)的串联布置的第二放大器路径提供第二DC路径的耦合元件Rfc1..Rfc4、Z1、Z2、Z7、Z8。第一DC路径独立于第二DC路径。提供RF连接以耦合第一和第二放大器路径以将信号从第一放大器路径传输到第二放大器路径。

公开(公告)号：CN104241238A

公开(公告)日：2014-12-24

申请号：CN201310230768.3

申请日：2013-06-09

Applicant: 飞思卡尔半导体公司

Inventor： 白志刚 ,  姚晋钟 ,  臧园

IPC: H01L23/495

CPC classification number: H01L23/49517 ,  H01L23/3107 ,  H01L23/49555 ,  H01L23/49575 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/85 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/06135 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/85 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: 本发明公开了一种基于引线框的半导体管芯封装，包括：具有支撑半导体管芯的管芯焊盘以及包围着管芯及管芯焊盘的引线指的引线框。管芯以键合丝线与引线指电连接。管芯及键合丝线以密封剂覆盖，引线指的末端从密封剂向外伸出。一组引线指被弯曲并向下伸出，而另一组引线指被弯曲并向内伸出，并且在密封剂的底表面之下。密封剂包括用于容纳第二组引线指的槽或沟槽。

公开(公告)号：CN104237562A

公开(公告)日：2014-12-24

申请号：CN201410286313.8

申请日：2014-06-24

Applicant: 飞思卡尔半导体公司

Inventor： 林毅桢

IPC: G01P21/00 ,  G01P15/08

Abstract: 一种角速率传感器包括衬底、柔性地耦合于所述衬底的驱动质量块以及悬浮于所述衬底上并通过柔性的支撑元件柔性地耦合于所述驱动质量块的感测质量块。电极结构机械地耦合于所述驱动质量块但是与所述驱动质量块电隔离并且与所述衬底间隔开，以便不接触所述衬底。所述电极结构被配置为：当传感器受到一角速率时，产生指示所述感测质量块相对于所述电极结构的移动的信号。当角速率传感器经历正交误差时，所述驱动质量块、所述感测质量块和所述电极结构相对于所述感测轴一起移动。由于所述感测质量块和所述电极结构响应于正交误差一起运动，所述感测质量块和所述电极结构之间有很小的相对运动，使得正交误差被大大消除。

公开(公告)号：CN102301248B

公开(公告)日：2014-11-26

申请号：CN201080005920.2

申请日：2010-01-13

Applicant: 飞思卡尔半导体公司

Inventor： 阿希什·康纳 ,  圣·金·乔

IPC: G01R27/26 ,  G01R15/12

CPC classification number: G01R27/2605 ,  G01D5/24 ,  G01P15/125

Abstract: 一种电容至电压接口电路(400)被用来获得与检测的电容差相对应的电压，检测的电容差可以与电容感测单元(402)的操作相关联。所述接口电路(400)包括电容感测单元(402)，适于选择性耦合至电容感测单元(402)的运算放大器(408)，用于运算放大器(408)的反馈电容器(412，414)，用于运算放大器(408)的负载电容器(416，418)，以及与电容感测单元(402)、运算放大器(408)、反馈电容器(412、414)、和负载电容器(416，418)相关联的开关结构(108)。在使用期间，所述开关结构(108)重新配置所述电容至电压接口电路(400)，以便在多个不同阶段中进行操作。所述不同阶段使得单个运算放大器(408)能够被用于电容至电压转换和电压放大。

公开(公告)号：CN104134978A

公开(公告)日：2014-11-05

申请号：CN201410150364.8

申请日：2014-04-15

Applicant: 飞思卡尔半导体公司

Inventor： M·埃瑟顿 ,  A·P·格德曼 ,  R·S·鲁思 ,  J·W·米勒 ,  M·S·莫萨 ,  M·A·斯托金戈

IPC: H02H9/02

CPC classification number: H01L27/0292 ,  H01L27/0285

Abstract: 本发明涉及具有高的有效维持电压的静电放电（ESD）钳位电路。在一些实施例中，集成电路能包括:操作地耦接到第一电压总线（升压）和参考总线（VSS）的触发电路;包括操作地耦接到第二电压总线的阳极端的二极管，所述第二电压总线与第一电压总线不同;包括操作地耦接到所述触发电路的输出端的栅极、操作地耦接到所述二极管的阴极端的漏极以及操作地耦接到所述参考总线的源极的晶体管；以及操作地耦接到所述第一电压总线、所述第二电压总线和所述参考总线的输入/输出（I/O）单元。

公开(公告)号：CN104112743A

公开(公告)日：2014-10-22

申请号：CN201410145462.2

申请日：2014-04-11

Applicant: 飞思卡尔半导体公司

Inventor： 李强 ,  O·L·哈丁 ,  S·贾拉勒戴恩 ,  R·M·塞卡雷努 ,  M·J·祖尼诺

IPC: H01L27/06 ,  H01L23/58

CPC classification number: H01L27/0203 ,  H01L21/76 ,  H01L23/5223 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/585 ,  H01L23/645 ,  H01L27/08 ,  H01L28/10 ,  H01L29/402 ,  H01L29/404 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及带有不连续保护环的集成电路芯片。电子装置(10)包括半导体衬底(16)、被放置在所述半导体衬底（16）并由其支撑并且包括电感器(20)的电路块(12)以及围绕所述电路块(12)的不连续噪声隔离保护环(22)。所述不连续噪声隔离保护环(22)包括由所述半导体衬底(16)支撑的金属环(40)以及被放置在所述半导体衬底(16)中，具有掺杂浓度水平，并且电耦合于所述金属环(40)以抑制所述半导体衬底(16)中的噪声到达所述电路的环形区域(42)。所述金属环(40)具有第一间隙(44)以及所述环形区域(42)具有第二间隙(46)。