-
公开(公告)号：CN100489666C
公开(公告)日：2009-05-20
申请号：CN200610161883.X
申请日：2006-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L21/027
Abstract: 本发明是有关于一种浸润式(Immersion)微影系统。其至少包括：一晶圆吸附器，用以容纳并以浸润式微影来处理位于其上的一晶圆；至少一密封环，用以密封该晶圆于该晶圆吸附器上；一密封环承载器，用以装载该密封环至该晶圆吸附器，或自该晶圆吸附器卸下该密封环；以及一真空模组，用以吸附该密封环至该晶圆和该晶圆吸附器。借由此些密封环的排列结构，浸润式微影系统可提供较佳的密封效果，以处理位于晶圆吸附器(Wafer Chuck)上的晶圆。
-
公开(公告)号：CN1328760C
公开(公告)日：2007-07-25
申请号：CN200310124402.4
申请日：2003-12-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/82 , H01L21/66 , G03F7/00 , G03F1/00
Abstract: 本发明提供在集成电路制造上辨别不良图形节距以增进微影制程的方法。在一定的照明条件下，可根据聚焦深度或关键尺寸一致性在一图形节距范围的变化决定不良而应受禁止的图形节距。进一步可在设计规则中限制不能使用禁止图形节距(forbidden pitches)，则不必使用下一代的曝光工具微影制程即能有足够共同制程空间(process window)以含盖处理关键尺寸越来越小的下一代组件。因此，能增进光学制程空间而使图案化制程的效果和芯片制造的合格率提升。
-
公开(公告)号：CN1963675A
公开(公告)日：2007-05-16
申请号：CN200510115212.5
申请日：2005-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L21/027
Abstract: 本发明是有关于一种浸没式微影设备及制程。适用于半导体制造程序之中的浸没式微影系统，其提供了一对着晶圆表面移动的镜头组件，并包括了一与镜头组件组装在一起，顺着镜头组件移动的喷嘴及排水组件。喷嘴与排水组件可被环绕配置于镜头周围，并且彼此相对，或者可提供一包括复数个交替配置的可选择性喷嘴及排水设备的环圈，环绕于镜头周围，其中喷嘴及排水组件是可围绕着镜头作转动的。正在进行图刻程序的晶圆至少会有一部份被沉浸于喷嘴组件所提供的液体中，而液流方向可经由操作喷嘴与排水组件来加以控制。可将液流方向指向外侧，如此有助于减轻微粒子污染现象。
-
公开(公告)号：CN1627185A
公开(公告)日：2005-06-15
申请号：CN200410100630.2
申请日：2004-12-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F1/34
Abstract: 本发明是关于一种无铬膜层相位移光罩，包括：一透光基底；至少一第一相位移图案，由至少一环状凹陷所构成；以及一第一次解析透光图案，是由上述环状凹陷所环绕的透光基底所构成，以与上述第一相位移图案构成曝光时所欲之转移图案，此外，本发明亦关于上述光罩的制造方法以及其制造半导体装置的方法。
-
公开(公告)号：CN107403802B
公开(公告)日：2020-05-22
申请号：CN201710351861.8
申请日：2017-05-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种形成半导体结构的方法包括以下操作。栅极结构设置于半导体结构的衬底的第一有源区、第二有源区和非有源区上方。第一有源区和第二有源区由非有源区间隔开。触点设置于第一有源区和第二有源区上方。至少一个栅极通孔设置于第一有源区或第二有源区上方。所述至少一个栅极通孔与栅极结构电耦合。至少一个局域互连选择性地设置于非有源区上方，以将位于第一有源区上方的至少一个触点耦合到第二有源区上方的至少一个触点。本发明实施例涉及半导体结构及其方法。
-
Patent Agency Ranking
公开(公告)号：CN111111912A
公开(公告)日：2020-05-08
申请号：CN201911021406.7
申请日：2019-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: B03C1/30
Abstract: 一种过滤器用于在微电路制造去除所使用的溶剂中的金属污染物质。过滤器包括：过滤器壳体，包括用于过滤包括金属污染物质的溶剂的过滤膜；以及磁铁，配置在过滤器壳体周围并且配置为在金属污染物质进入过滤膜之前产生磁场以吸引金属污染物质。磁铁配置成使得磁铁在过滤器壳体的外围所产生的磁场大于磁铁在过滤器壳体的中央部分所产生的磁场。
-
公开(公告)号：CN109839806A
公开(公告)日：2019-06-04
申请号：CN201811444432.6
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种控制倍缩遮蔽叶片的定位方法，用以最小化临界尺寸均匀度的冲击，其包括判断倍缩遮蔽叶片相对于反射倍缩光掩模的目标点位，以及将倍缩遮蔽叶片定位于目标点位。在成像操作时监控倍缩遮蔽叶片的位置。比较倍缩遮蔽叶片的位置和目标点位，且如果倍缩遮蔽叶片的位置在目标点位的公差外，调整倍缩遮蔽叶片的位置。
-
公开(公告)号：CN106997406A
公开(公告)日：2017-08-01
申请号：CN201611021379.X
申请日：2016-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081 , G06F2217/12 , Y02P90/265
Abstract: 本发明的实施例提供了由至少一个处理器执行布局修正方法。布局修正方法包括：通过至少一个处理器分析电路单元布局的多个具体布局部分的分配，以从多个具体布局部分确定第一具体布局部分和第二具体布局部分；通过至少一个处理器确定第一具体布局部分和第二具体布局部分是否耦合至第一信号等级；以及当第一具体布局部分和第二具体布局部分耦合至第一信号等级时，通过至少一个处理器将第一具体布局部分和第二具体布局部分合并为第一合并的布局部分。
-
公开(公告)号：CN106158597A
公开(公告)日：2016-11-23
申请号：CN201510860885.7
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
CPC classification number: H01L21/3081 , H01L21/0271 , H01L21/0337 , H01L21/3085 , H01L21/3086 , H01L21/31144 , H01L21/76816 , H01L21/027
Abstract: 本发明揭示的内容为使用多重定向自组装(directed self-assembly，DSA)图案化工艺形成用于半导体元件的目标图案的一种方法。方法包括接收基板，及通过执行包括第一DSA工艺的工艺在基板上形成导引图案。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。在一实施例中，第一DSA工艺控制第一方向上密集图案的第一间距，第二DSA工艺控制在第二方向上密集图案的第二间距。因为导引图案是由包含DSA工艺的工艺所形成，可精确地控制导引图案的临界尺寸。此外，由第二DSA工艺所产生的最终图案可具有密集间距，且尺寸及形状更均匀。
-
公开(公告)号：CN102254900A
公开(公告)日：2011-11-23
申请号：CN201010624051.3
申请日：2010-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L21/70
CPC classification number: H01L21/28 , G03F7/70633 , G03F7/70683 , H01L23/544 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种集成电路装置及其制造方法。一例示性装置包含具有对位区域的基材、位于上述基材的对位区域中的对位特征、以及设置在上述对位特征之内的虚拟特征。虚拟特征的一尺寸小于对位标记侦测器的分辨率。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.035 seconds)
