-
公开(公告)号：CN102254899A
公开(公告)日：2011-11-23
申请号：CN201010527199.5
申请日：2010-10-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L29/78 , H01L21/336 , H01L21/265
CPC classification number: H01L27/088 , H01L21/823418 , H01L21/823456 , H01L21/823493 , H01L29/4916 , H01L29/51 , H01L29/66545 , H01L29/66575 , H01L29/6659
Abstract: 本发明提供一种具有对准标记的半导体结构及其形成方法。在一实施例的半导体结构中，多个栅极堆叠形成于半导体基板上并构成对准标记。多个掺杂结构形成于半导体基板中并位于每一栅极堆叠的两侧。多个通道区位于栅极堆叠下方，且通道区不具有任何通道掺质。
-
公开(公告)号：CN100570494C
公开(公告)日：2009-12-16
申请号：CN200710005302.8
申请日：2007-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L21/027
Abstract: 本发明提供一种光刻法，以图案化位于一基板上的多个区域。所述光刻法包括利用一辐射束沿着一第一方向扫描一第一区域；然后步进至邻接于所述第一区域的一第二区域，且当所述第一区域和所述第二区域两者沿所述第一方向观看时，所述第二区域位于所述第一区域之后；然后利用所述辐射束沿着所述第一方向扫描所述第二区域。通过本发明中所给出的扫描方向以及步进动作中的步进移动值，可以降低或大体上消除在浸润式光刻法处理期间的污染。
-
公开(公告)号：CN101446760A
公开(公告)日：2009-06-03
申请号：CN200810167939.1
申请日：2008-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/00 , G03F7/26 , G03F7/16 , H01L21/027
CPC classification number: G03F7/0035 , H01L21/0337 , H01L21/0338 , H01L21/31144 , H01L21/76816
Abstract: 本发明是有关于一种微影双重图形成形方法，包含下列步骤：形成一第一光阻层于一基板上，第一光阻层包含至少一开口；固化第一光阻层；形成一第二光阻层于基板上；形成一物质层于基板上；以及移除第一及第二光阻层以曝露基板。藉此能够利用微影双重图形方法形成双重光阻图形，即第一光阻图形及第二光阻图形，使第一光阻图形及第二光阻图形间之分离间隔达成一更小的最小特征尺寸。
-
公开(公告)号：CN101136309A
公开(公告)日：2008-03-05
申请号：CN200710100965.8
申请日：2007-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/00 , H01L21/306 , H01L21/311 , H01L21/3213 , H01L21/67
Abstract: 本发明提供了一种蚀刻装置，包括一成像镜片模块；位于该成像镜片模块下方的一基板平台，以握持一基板；用于限制流体于介于成像镜片模块与位于该基板平台上的一基板间的一空间处的一流体保存模块；以及整合于该流体储存模块内且邻近于上述空间处的一加热元件。本发明另外提供了一种浸润槽及一种蚀刻方法。
-
公开(公告)号：CN1790165A
公开(公告)日：2006-06-21
申请号：CN200510079341.3
申请日：2005-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 一种浸入式光学投影系统与集成电路晶片的制造方法。该浸入式光学投影系统包括：一末端镜片元件；一晶圆基座，用于握持一晶圆；一透明板，于该浸入式光学投影系统使用时座落于该末端镜片元件与该晶圆间。该透明板具有一镜片侧表面与一晶圆侧表面，该浸入式光学投影系统具有一镜片侧流体层，位于该末端镜片元件与该透明板的该镜片侧表面之间；以及该浸入式光学投影系统具有一晶圆侧流体层，位于该透明板的该晶圆侧表面与该晶圆之间。该晶圆侧流体层与该镜片侧流体层之间并无流通，且该镜片侧流体层可与该晶圆侧流体层相同或不同。本发明较少污染镜片，且仍保有一般浸入式系统的优点与功能。
-
Patent Agency Ranking
公开(公告)号：CN107452601B
公开(公告)日：2020-12-11
申请号：CN201710315517.3
申请日：2017-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033
Abstract: 描述了图案化器件层的示例性方法，包括图案化保护层和在第一图案化层中形成第一开口以暴露出保护层的第一部分和硬掩模层的第一部分的操作，然后保护层的第一部分和硬掩模层的第一部分暴露于第一蚀刻以在硬掩模层的第一部分中形成第一开口。在第二图案化层中形成第二开口以暴露出保护层的第二部分和硬掩模层的第二部分。保护层的第二部分和硬掩模层的第二部分暴露于蚀刻以在硬掩模层的第二部分中形成第二开口。然后，穿过第一开口和第二开口蚀刻器件层的暴露部分。本发明实施例涉及半导体器件制造工艺中改善临界尺寸均匀性的方法。
-
公开(公告)号：CN107039525B
公开(公告)日：2020-05-01
申请号：CN201610903438.X
申请日：2016-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/768 , H01L23/48
Abstract: 本发明实施例涉及一种具有防止诸如电迁移的可靠性问题的通孔轨的集成电路。在一些实施例中，集成电路具有在半导体衬底上方布置的多个第一导电接触件。在多个第一导电接触件上方布置第一金属互连引线，且在第一金属互连引线上方布置第二金属互连引线。通孔轨布置在第一金属互连引线上方且电连接第一金属互连引线和第二金属互连引线。通孔轨具有在多个导电接触件的两个或多个上方连续延伸的长度。通孔轨的长度在第一金属互连引线和第二金属互连引线之间且沿着通孔轨的长度提供了增加的横截面积，从而减轻集成电路内的电迁移。本发明实施例涉及用于高功率电迁移的通孔轨解决方案。
-
公开(公告)号：CN106206412B
公开(公告)日：2019-04-23
申请号：CN201510299027.X
申请日：2015-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明提供了半导体器件制造的方法，其包括提供具有多个沟槽的衬底，多个沟槽设置在形成于衬底上方的介电层中。包括多个开口的通孔图案可限定在衬底上方。间隔件材料层形成在至少一个沟槽的侧壁上。使用通孔图案和间隔件材料层作为掩模元件可在介电层中蚀刻通孔洞。本发明的实施例还涉及形成半导体器件的互连结构的方法。
-
公开(公告)号：CN105977201B
公开(公告)日：2019-04-16
申请号：CN201510859578.7
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开提供一种半导体装置的制造方法。此方法包含形成一材料层于一基底之上；形成一第一硬掩膜层于材料层之上；沿着一第一方向，形成一第一沟槽于第一硬掩膜层中。此方法亦包含:沿着第一沟槽的侧壁形成一第一间隔物；通过第一间隔物防护第一沟槽，于第一硬掩膜层中形成平行于第一沟槽的一第二沟槽。此方法亦包含:蚀刻材料层穿过第一沟槽及第二沟槽；移除第一硬掩膜层及第一间隔物；形成第二硬掩膜层于材料层之上；形成一第三沟槽于第二硬掩膜层中。第三沟槽沿着垂直于第一方向之一第二方向延伸，且与第一沟槽重叠。此方法亦包含:蚀刻材料层穿过第三沟槽。本公开可减少圆角角落变形，可减少线末端短缩变形且可克服失准。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.035 seconds)
