半导体装置
    2.
    发明授权

    公开(公告)号:CN108122879B

    公开(公告)日:2021-10-22

    申请号:CN201710974099.9

    申请日:2017-10-18

    Abstract: 本揭露实施例涉及一种半导体装置,其包含:第一介电层,其具有第一表面;模制化合物,其安置于所述第一介电层的所述第一表面上;第二介电层,其具有安置于所述模制化合物上的第一表面;通路,其安置于所述模制化合物中;及第一导电凸块,其安置于所述通路上且由所述第二介电层包围;其中所述第一介电层及所述第二介电层由相同材料组成。填充材料具有介于所述第二介电层与所述半导体裸片之间的厚度,且所述孔的直径与所述填充材料的所述厚度成反比。

    叠层封装结构
    8.
    发明公开

    公开(公告)号:CN110391191A

    公开(公告)日:2019-10-29

    申请号:CN201810628042.8

    申请日:2018-06-19

    Abstract: 本发明实施例提供一种叠层封装结构,包含:第一封装件、多个导电凸块、第二封装件以及底部填充胶。导电凸块设置在第一封装件的第二表面上且电连接到第一封装件。第二封装件通过导电凸块设置在第一封装件的第二表面上,且包含半导体器件以及包封半导体器件的包封材料。从包封材料的上部表面到半导体器件的上部表面的最短距离大于或大体上等于半导体器件的厚度的两倍。底部填充胶填充在第一封装件与第二封装件之间。

    半导体装置
    9.
    发明公开

    公开(公告)号:CN108122879A

    公开(公告)日:2018-06-05

    申请号:CN201710974099.9

    申请日:2017-10-18

    Abstract: 本揭露实施例涉及一种半导体装置,其包含:第一介电层,其具有第一表面;模制化合物,其安置于所述第一介电层的所述第一表面上;第二介电层,其具有安置于所述模制化合物上的第一表面;通路,其安置于所述模制化合物中;及第一导电凸块,其安置于所述通路上且由所述第二介电层包围;其中所述第一介电层及所述第二介电层由相同材料组成。填充材料具有介于所述第二介电层与所述半导体裸片之间的厚度,且所述孔的直径与所述填充材料的所述厚度成反比。

Patent Agency Ranking