Patent search ap:("日立化成工业株式会社") AND inv:"坪松良明" Page 1

1.

发明公开
半导体组件的制造方法及半导体组件无效

公开(公告)号：CN1516251A

公开(公告)日：2004-07-28

申请号：CN03137862.5

申请日：1995-03-17

Applicant: 日立化成工业株式会社

Inventor： 福富直树 , 坪松良明 , 井上文男 , 山崎聪夫 , 大畑洋人 , 萩原伸介 , 田口矩之 , 野村宏

IPC: H01L21/48 , H01L23/12

CPC classification number: H01L21/568 , H01L21/4803 , H01L21/56 , H01L21/561 , H01L23/3121 , H01L23/3128 , H01L23/49811 , H01L23/49816 , H01L23/4985 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/83 , H01L24/97 , H01L2221/68377 , H01L2224/16237 , H01L2224/2919 , H01L2224/32057 , H01L2224/32225 , H01L2224/32245 , H01L2224/32503 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/48247 , H01L2224/73204 , H01L2224/73265 , H01L2224/83001 , H01L2224/83102 , H01L2224/8319 , H01L2224/83385 , H01L2224/8381 , H01L2224/8385 , H01L2224/85001 , H01L2224/92125 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01019 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/01327 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/07811 , H01L2924/12042 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/15183 , H01L2924/15184 , H01L2924/15311 , H01L2924/181 , H01L2924/203 , H01L2924/351 , H05K3/20 , H01L2224/85 , H01L2924/00014 , H01L2224/83 , H01L2224/92247 , H01L2924/00 , H01L2924/00012 , H01L2924/00015 , H01L2924/0002

Abstract: 本发明涉及半导体组件的制造方法及半导体组件，该半导体元件装载用基板具有绝缘性支撑体和在该支撑体的单面上形成的多条配线，其特征在于，具有：在上述绝缘性支撑体的表面上形成多组半导体元件装载区域和该半导体装载区域的外侧的树脂密封用半导体封装区域的工序；在上述半导体封装区域中形成金属线焊接端子、且在上述半导体元件装载区域中形成外部连接端子、且形成将该金属线焊接端子和该外部连接端子串接在一起的上述配线的配线形成工序，以及在形成上述外部连接端端子的地方的上述绝缘性支撑体上形成到达上述外部连接端子的开口部的开口部形成工序。

2.

发明公开
用于进行电测试的布线基板及其制造方法失效

公开(公告)号：CN1098820A

公开(公告)日：1995-02-15

申请号：CN94104987.6

申请日：1994-04-27

Applicant: 日立化成工业株式会社

Inventor： 福富直树 , 中村英博 , 中山肇 , 坪松良明 , 中村正则 , 海东光一 , 桑野敦司 , 渡边伊津夫 , 板桥雅彦

IPC: H01L21/66

CPC classification number: G01R1/07314 , H05K3/062 , H05K3/205 , H05K3/4007 , H05K2201/0367 , H05K2203/0152 , H05K2203/0376 , H05K2203/0384 , H05K2203/0726

Abstract: 一种用于进行电测试的布线基板及其制造方法，该基板包括绝缘基板，埋于绝缘基板中的规定图形的布线和设置于布线上与被测器件的电极相接触的凸出电极。其制造方法包括：在导电性临时基板上形成规定图形的布线；把布线埋于绝缘基板中；把临时基板上将形成与被测器件之电极相接触的凸出电极的部分留下，除去其余部分。用本发明的电测试用布线基板能方便地测试布线间距小的半导体器件和布线基板。

3.

发明公开
半导体芯片搭载用基板及其制造方法失效

公开(公告)号：CN102576693A

公开(公告)日：2012-07-11

申请号：CN201080039774.5

申请日：2010-09-06

Applicant: 日立化成工业株式会社

Inventor： 江尻芳则 , 长谷川清 , 樱井健久 , 坪松良明

IPC: H01L23/12 , H01L21/60 , H05K3/24 , H05K3/46

CPC classification number: H05K3/244 , H01L21/4857 , H01L2924/00013 , H01L2924/0002 , H05K3/062 , H05K3/108 , H05K3/4644 , H05K3/4652 , Y10T29/49155 , Y10T29/49156 , Y10T29/49165 , H01L2224/13099 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2924/00

Abstract: 本发明的目的在于，提供即使在形成微细配线的情况下也能够使桥接的发生减少并且能够获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板的制造方法。本发明的半导体芯片搭载用基板的制造方法具有：抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层相隔绝缘层设置在内层板上；导体电路形成工序，其通过电解镀铜在第1铜层上形成第2铜层，得到导体电路；镍层形成工序，其通过电解镀镍在导体电路上的至少一部分形成镍层；抗蚀层除去工序，其将抗蚀层除去；蚀刻工序，其通过蚀刻将第1铜层除去；和金层形成工序，其通过非电解镀金在导体电路上的至少一部分形成金层。

4.

发明授权
用于进行电测试的布线基板及其制造方法失效

公开(公告)号：CN1042187C

公开(公告)日：1999-02-17

申请号：CN94104987.6

申请日：1994-04-27

Applicant: 日立化成工业株式会社

Inventor： 福富直树 , 中村英博 , 中山肇 , 坪松良明 , 中村正则 , 海东光一 , 桑野敦司 , 渡边伊津夫 , 板桥雅彦

IPC: H05K3/20 , H01L21/66

CPC classification number: G01R1/07314 , H05K3/062 , H05K3/205 , H05K3/4007 , H05K2201/0367 , H05K2203/0152 , H05K2203/0376 , H05K2203/0384 , H05K2203/0726

Abstract: 一种用于进行电测试的布线基板及其制造方法，该基板包括绝缘基板、埋于绝缘基板中的规定图形的布线和设置于布线上与被测器件的电极相接触涂敷有导电性聚合物的凸出电极。其制造方法包括：在导电性临时基板上形成规定图形的布线；把布线埋于绝缘基板中；把临时基板上将形成与被测器件之电极相接触的凸出电极的部分留下，除去其余部分，在凸出电极顶端形成导电性聚合物。用本发明的电测试用布线基板能方便地测试布线间距小的半导体器件和布线基板。