多芯片封装件及其制造方法

    公开(公告)号:CN112652605B

    公开(公告)日:2024-08-13

    申请号:CN202011068698.2

    申请日:2020-09-29

    摘要: 本发明公开一种多芯片封装件及其制造方法。多芯片封装件包括重配置线路结构;第一半导体芯片,配置在所述重配置线路结构上且具有第一主动面,所述第一主动面上配置有第一导电柱;第二半导体芯片,配置在所述第一半导体芯片上方且具有第二主动面,所述第二主动面上配置有第一导体;以及第一包封体,配置于所述重配置线路结构上且至少包封所述第一半导体芯片,其中所述第一导电柱与所述第一导体彼此对准并接合以电连接所述第一半导体芯片与所述第二半导体芯片。

    异质整合组装结构及其制造方法

    公开(公告)号:CN110867430B

    公开(公告)日:2022-01-04

    申请号:CN201910802867.1

    申请日:2019-08-28

    摘要: 本发明公开一种异质整合组装结构及其制造方法,其中该异质整合组装结构包括基底、管芯、钝化层、第一重布线层、第二重布线层以及连接部。管芯安装于所述基底上。管芯具有有源面与无源面。有源面具有接垫。钝化层覆盖所述管芯的侧壁与表面,裸露出所述接垫的表面。第一重布线层位于钝化层上,电连接接垫。第二重布线层位于基底上,与管芯相邻。连接部连接第一重布线层与第二重布线层。

    扬声器单体的电极连接结构

    公开(公告)号:CN101668240B

    公开(公告)日:2013-02-06

    申请号:CN200810212834.3

    申请日:2008-09-05

    IPC分类号: H04R1/06

    摘要: 一种扬声器单体的电极连接结构。此扬声器单体包括至少一电极层,此电极层是导电材料所组成,或是由非导电材料表面形成导电层所组成。此电极连接结构包括导电电极与胶材。此导电电极用以提供扬声器单体用以发声的电源信号。此胶材将导电电极平行贴附于电极层的表面,此胶材具有粘着特性,将导电电极与电极层达到电性连接导通,其中此胶材以一定面积粘着于电极层的表面紧邻导电电极的一侧。

    芯片封装结构及其制作方法
    8.
    发明公开

    公开(公告)号:CN118073314A

    公开(公告)日:2024-05-24

    申请号:CN202310705473.0

    申请日:2023-06-14

    摘要: 本发明公开一种芯片封装结构及其制作方法,其中该芯片封装结构包括散热基底、第一重配置线路层、第二重配置线路层、至少一个芯片、至少一个金属叠层、多个导电结构及封装胶体。第二重配置线路层设置于散热基底上,且热耦接于散热基底。芯片、金属叠层及多个导电结构设置于第二重配置线路层与第一重配置线路层之间,其中芯片的主动面电连接于第一重配置线路层,且芯片的非主动面通过金属叠层热耦接于第二重配置线路层。第一重配置线路层通过多个导电结构电连接于第二重配置线路层。封装胶体填充于第二重配置线路层与第一重配置线路层之间。

    封装载板及其制作方法与芯片封装结构

    公开(公告)号:CN115332213A

    公开(公告)日:2022-11-11

    申请号:CN202111391873.6

    申请日:2021-11-23

    摘要: 本发明提供一种封装载板及其制作方法与芯片封装结构。封装载板包括第一重分布线路结构层、多个导电连接件、连接结构层、至少一加强筋以及封装胶体。导电连接件配置于第一重分布线路结构层的第一表面上且与第一重分布线路结构层电连接。连接结构层配置于第一重分布线路结构层的第二表面上且包括基材与多个接垫。每一接垫的顶表面与底表面分别暴露于基材的上表面与下表面。接垫与第一重分布线路结构层电连接。加强筋配置于第一重分布线路结构层的第一表面上且至少位于导电连接件之间。封装胶体配置于第一重分布线路结构层的第一表面上,且覆盖导电连接件与加强筋。

    多芯片封装件及其制造方法

    公开(公告)号:CN112652605A

    公开(公告)日:2021-04-13

    申请号:CN202011068698.2

    申请日:2020-09-29

    摘要: 本发明公开一种多芯片封装件及其制造方法。多芯片封装件包括重配置线路结构;第一半导体芯片,配置在所述重配置线路结构上且具有第一主动面,所述第一主动面上配置有第一导电柱;第二半导体芯片,配置在所述第一半导体芯片上方且具有第二主动面,所述第二主动面上配置有第一导体;以及第一包封体,配置于所述重配置线路结构上且至少包封所述第一半导体芯片,其中所述第一导电柱与所述第一导体彼此对准并接合以电连接所述第一半导体芯片与所述第二半导体芯片。