利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

29 条记录 (耗时 0.025 秒)

    芯片封装结构及其制作方法
    1.
    发明公开
    芯片封装结构及其制作方法 审中-实审

    公开(公告)号：CN118073314A

    公开(公告)日：2024-05-24

    申请号：CN202310705473.0

    申请日：2023-06-14

    申请人： 财团法人工业技术研究院

    发明人： 高浩哲 ,  刘玟泓 ,  林育民 ,  李静观

    IPC分类号： H01L23/498 ,  H01L23/29 ,  H01L23/31 ,  H01L23/367 ,  H01L21/48 ,  H01L21/56

    摘要： 本发明公开一种芯片封装结构及其制作方法，其中该芯片封装结构包括散热基底、第一重配置线路层、第二重配置线路层、至少一个芯片、至少一个金属叠层、多个导电结构及封装胶体。第二重配置线路层设置于散热基底上，且热耦接于散热基底。芯片、金属叠层及多个导电结构设置于第二重配置线路层与第一重配置线路层之间，其中芯片的主动面电连接于第一重配置线路层，且芯片的非主动面通过金属叠层热耦接于第二重配置线路层。第一重配置线路层通过多个导电结构电连接于第二重配置线路层。封装胶体填充于第二重配置线路层与第一重配置线路层之间。

    封装载板及其制作方法与芯片封装结构
    2.
    发明公开
    封装载板及其制作方法与芯片封装结构 审中-实审

    公开(公告)号：CN115332213A

    公开(公告)日：2022-11-11

    申请号：CN202111391873.6

    申请日：2021-11-23

    申请人： 财团法人工业技术研究院

    发明人： 林育民 ,  李静观 ,  陈昭蓉 ,  郑仁信 ,  林昂樱 ,  张博智

    IPC分类号： H01L23/498 ,  H01L23/31 ,  H01L21/48 ,  H01L21/56

    摘要： 本发明提供一种封装载板及其制作方法与芯片封装结构。封装载板包括第一重分布线路结构层、多个导电连接件、连接结构层、至少一加强筋以及封装胶体。导电连接件配置于第一重分布线路结构层的第一表面上且与第一重分布线路结构层电连接。连接结构层配置于第一重分布线路结构层的第二表面上且包括基材与多个接垫。每一接垫的顶表面与底表面分别暴露于基材的上表面与下表面。接垫与第一重分布线路结构层电连接。加强筋配置于第一重分布线路结构层的第一表面上且至少位于导电连接件之间。封装胶体配置于第一重分布线路结构层的第一表面上，且覆盖导电连接件与加强筋。

    多芯片封装件及其制造方法
    3.
    发明公开
    多芯片封装件及其制造方法 有权

    公开(公告)号：CN112652605A

    公开(公告)日：2021-04-13

    申请号：CN202011068698.2

    申请日：2020-09-29

    申请人： 财团法人工业技术研究院

    发明人： 林育民 ,  林昂樱 ,  吴昇财 ,  陈昭蓉 ,  倪梓瑄 ,  黄馨仪 ,  罗元听

    IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L27/146 ,  H01L21/48 ,  H01L21/768

    摘要： 本发明公开一种多芯片封装件及其制造方法。多芯片封装件包括重配置线路结构；第一半导体芯片，配置在所述重配置线路结构上且具有第一主动面，所述第一主动面上配置有第一导电柱；第二半导体芯片，配置在所述第一半导体芯片上方且具有第二主动面，所述第二主动面上配置有第一导体；以及第一包封体，配置于所述重配置线路结构上且至少包封所述第一半导体芯片，其中所述第一导电柱与所述第一导体彼此对准并接合以电连接所述第一半导体芯片与所述第二半导体芯片。

    晶片级芯片尺寸封装结构
    4.
    发明公开
    晶片级芯片尺寸封装结构 有权

    公开(公告)号：CN109979891A

    公开(公告)日：2019-07-05

    申请号：CN201810478854.9

    申请日：2018-05-18

    申请人： 财团法人工业技术研究院

    发明人： 林育民 ,  张道智

    IPC分类号： H01L23/31 ,  H01L23/485

    摘要： 本发明公开一种晶片级芯片尺寸封装结构，包括：影像感测芯片以及芯片。影像感测芯片包括第一重分布层，其中第一重分布层包含导线与导电衬垫，导电衬垫形成于导线上，且导电衬垫露出于第一重分布层的表面。芯片包括第二重分布层，其中第二重分布层包含导线与导电衬垫，导电衬垫形成于导线上，且导电衬垫露出于第二重分布层的表面。芯片的面积小于影像感测芯片的面积，且芯片通过第二重分布层与影像感测芯片的第一重分布层接合。

    平面扬声器的组装结构
    6.
    发明授权
    平面扬声器的组装结构 失效

    公开(公告)号：CN101815234B

    公开(公告)日：2013-02-06

    申请号：CN200910004973.1

    申请日：2009-02-20

    申请人： 财团法人工业技术研究院

    发明人： 林育民 ,  刘昌和 ,  黄昱玮 ,  陈明道 ,  李荣贤

    IPC分类号： H04R19/01

    摘要： 一种平面扬声器的组装结构，包括至少二扬声器单体以及至少一连接元件。各扬声器单体包括第一电极、振膜及第二电极。连接元件包括第一导电层、第二导电层及第一绝缘层。第一导电层以一定面积电性连接第一电极，其分别具有平行于接触面的第一长度及第三长度。第二导电层以一定面积电性连接第二电极，其分别具有平行于接触面的第二长度及第四、第五长度。第三长度小于或等于二扬声器单体的第一长度之和。第三、第四及第五长度之和小于或等于第一长度及第二长度之和。

    多芯片封装件及其制造方法
    7.
    发明授权
    多芯片封装件及其制造方法 有权

    公开(公告)号：CN112652605B

    公开(公告)日：2024-08-13

    申请号：CN202011068698.2

    申请日：2020-09-29

    申请人： 财团法人工业技术研究院

    发明人： 林育民 ,  林昂樱 ,  吴昇财 ,  陈昭蓉 ,  倪梓瑄 ,  黄馨仪 ,  罗元听

    IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L27/146 ,  H01L21/48 ,  H01L21/768

    摘要： 本发明公开一种多芯片封装件及其制造方法。多芯片封装件包括重配置线路结构；第一半导体芯片，配置在所述重配置线路结构上且具有第一主动面，所述第一主动面上配置有第一导电柱；第二半导体芯片，配置在所述第一半导体芯片上方且具有第二主动面，所述第二主动面上配置有第一导体；以及第一包封体，配置于所述重配置线路结构上且至少包封所述第一半导体芯片，其中所述第一导电柱与所述第一导体彼此对准并接合以电连接所述第一半导体芯片与所述第二半导体芯片。

    异质整合组装结构及其制造方法
    8.
    发明授权
    异质整合组装结构及其制造方法 有权

    公开(公告)号：CN110867430B

    公开(公告)日：2022-01-04

    申请号：CN201910802867.1

    申请日：2019-08-28

    申请人： 财团法人工业技术研究院

    发明人： 林育民 ,  林昂樱 ,  吴昇财 ,  张道智 ,  骆韦仲

    IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L21/768 ,  H01L21/48

    摘要： 本发明公开一种异质整合组装结构及其制造方法，其中该异质整合组装结构包括基底、管芯、钝化层、第一重布线层、第二重布线层以及连接部。管芯安装于所述基底上。管芯具有有源面与无源面。有源面具有接垫。钝化层覆盖所述管芯的侧壁与表面，裸露出所述接垫的表面。第一重布线层位于钝化层上，电连接接垫。第二重布线层位于基底上，与管芯相邻。连接部连接第一重布线层与第二重布线层。