公开(公告)号：US20060138668A1

公开(公告)日：2006-06-29

申请号：US11023296

申请日：2004-12-27

申请人： Hung-Wen Su ,  Chien-Hsueh Shih ,  Minghsing Tsai ,  Shau-Lin Shue ,  Chen-Hua Yu

发明人： Hung-Wen Su ,  Chien-Hsueh Shih ,  Minghsing Tsai ,  Shau-Lin Shue ,  Chen-Hua Yu

IPC分类号： H01L23/06

CPC分类号： H01L23/53238 ,  H01L21/288 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76865 ,  H01L2924/0002 ,  H01L2924/00

摘要： A system and method for providing a passivation structure for semiconductor devices is provided. In an embodiment, the passivation structure comprises a first barrier layer and a second barrier layer, wherein the second barrier layer may comprise a material, such as cobalt and/or nickel, that is less pure than the first barrier layer. In another embodiment, a single gradient barrier layer is formed. In this embodiment the single gradient barrier layer exhibits a greater pure conductive material, such as cobalt and/or nickel, nearer the conductive line than near the surface.

摘要翻译： 提供了一种用于提供半导体器件的钝化结构的系统和方法。 在一个实施例中，钝化结构包括第一阻挡层和第二阻挡层，其中第二阻挡层可以包括比第一阻挡层更纯的材料，例如钴和/或镍。 在另一个实施例中，形成单个梯度阻挡层。 在该实施例中，单个梯度阻挡层表现出比在表面附近更靠近导电线的较高纯度的导电材料，例如钴和/或镍。

公开(公告)号：US20100267232A1

公开(公告)日：2010-10-21

申请号：US12823649

申请日：2010-06-25

申请人： Chien-Hsueh Shih ,  Shau-Lin Shue

发明人： Chien-Hsueh Shih ,  Shau-Lin Shue

IPC分类号： H01L21/768

CPC分类号： H01L23/53238 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76858 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure and methods for forming the same are provided. The integrated circuit structure includes a semiconductor substrate; a dielectric layer over the semiconductor substrate; an opening in the dielectric layer; a conductive line in the opening; a metal alloy layer overlying the conductive line; a first metal silicide layer overlying the metal alloy layer; and a second metal silicide layer different from the first metal silicide layer on the first metal silicide layer. The metal alloy layer and the first and the second metal silicide layers are substantially vertically aligned to the conductive line.

摘要翻译： 提供一种集成电路结构及其形成方法。 集成电路结构包括半导体衬底; 半导体衬底上的电介质层; 电介质层中的开口; 开口中的导电线; 覆盖导线的金属合金层; 覆盖在金属合金层上的第一金属硅化物层; 以及与第一金属硅化物层上的第一金属硅化物层不同的第二金属硅化物层。 金属合金层和第一和第二金属硅化物层基本上垂直对准导电线。

公开(公告)号：US07777344B2

公开(公告)日：2010-08-17

申请号：US11786241

申请日：2007-04-11

申请人： Chien-Hsueh Shih ,  Shau-Lin Shue

发明人： Chien-Hsueh Shih ,  Shau-Lin Shue

IPC分类号： H01L23/52

CPC分类号： H01L23/53238 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76858 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure and methods for forming the same are provided. The integrated circuit structure includes a semiconductor substrate; a dielectric layer over the semiconductor substrate; an opening in the dielectric layer; a conductive line in the opening; a metal alloy layer overlying the conductive line; a first metal silicide layer overlying the metal alloy layer; and a second metal silicide layer different from the first metal silicide layer on the first metal silicide layer. The metal alloy layer and the first and the second metal silicide layers are substantially vertically aligned to the conductive line.

摘要翻译： 提供一种集成电路结构及其形成方法。 集成电路结构包括半导体衬底; 半导体衬底上的电介质层; 电介质层中的开口; 开口中的导电线; 覆盖导线的金属合金层; 覆盖在金属合金层上的第一金属硅化物层; 以及与第一金属硅化物层上的第一金属硅化物层不同的第二金属硅化物层。 金属合金层和第一和第二金属硅化物层基本上垂直对准导电线。

公开(公告)号：US20070096326A1

公开(公告)日：2007-05-03

申请号：US11261200

申请日：2005-10-28

申请人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Chung-Chi Ko ,  Pi-Tsung Chen ,  Shau-Lin Shue ,  Chien-Hsueh Shih ,  Hung-Wen Su ,  Ming-Hsing Tsai

发明人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Chung-Chi Ko ,  Pi-Tsung Chen ,  Shau-Lin Shue ,  Chien-Hsueh Shih ,  Hung-Wen Su ,  Ming-Hsing Tsai

IPC分类号： H01L23/48

CPC分类号： H01L23/53276 ,  H01L21/76849 ,  H01L21/76852 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/5226 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices and methods for fabricating the same. The devices include a substrate, a catalyst layer, a second dielectric layer, and carbon nanotubes (CNTs). The substrate comprises an overlying first dielectric layer with an electrode embedded therein. The catalyst layer overlies the electrode and the first dielectric layer and substantially comprises Co and M1, wherein M1 is selected from a group consisting of W, P, B, Bi, Ni, and a combination thereof. The second dielectric layer overlies the catalyst layer and comprises an opening exposing parts of the catalyst layer. The carbon nanotubes (CNTs) are disposed on the exposed catalyst layer and electrically connect the electrode.

摘要翻译： 半导体器件及其制造方法。 这些器件包括衬底，催化剂层，第二介电层和碳纳米管（CNT）。 衬底包括具有嵌入其中的电极的上覆的第一介电层。 催化剂层覆盖电极和第一介电层，并且基本上包括Co和M 1，其中M 1选自W，P，B，Bi ，Ni及其组合。 第二电介质层覆盖在催化剂层上并且包括露出催化剂层的部分的开口。 碳纳米管（CNT）设置在暴露的催化剂层上并电连接电极。

公开(公告)号：US20060202346A1

公开(公告)日：2006-09-14

申请号：US11075072

申请日：2005-03-08

申请人： Chien-Hsueh Shih ,  Minghsing Tsai ,  Hung-Wen Su ,  Shau-Lin Shue

发明人： Chien-Hsueh Shih ,  Minghsing Tsai ,  Hung-Wen Su ,  Shau-Lin Shue

IPC分类号： H01L23/48

CPC分类号： H01L23/53238 ,  H01L24/05 ,  H01L2224/05083 ,  H01L2224/05144 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05176 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/05676 ,  H01L2224/05681 ,  H01L2224/05684 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48744 ,  H01L2224/48755 ,  H01L2224/48757 ,  H01L2224/48764 ,  H01L2224/48769 ,  H01L2224/48781 ,  H01L2224/48784 ,  H01L2224/48844 ,  H01L2224/48855 ,  H01L2224/48857 ,  H01L2224/48864 ,  H01L2224/48869 ,  H01L2224/48881 ,  H01L2224/48884 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01037 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01046 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2924/00011

摘要： A conductive polymer between two metallic layers acts a glue layer, a barrier layer or an activation seed layer. The conductive polymer layer is employed to encapsulate a copper interconnection structure to prevent copper diffusion into any overlying layers and improve adhesive characteristics between the copper and any overlying layers.

公开(公告)号：US20090004851A1

公开(公告)日：2009-01-01

申请号：US11770817

申请日：2007-06-29

申请人： Shau-Lin Shue ,  Ting-Chu Ko ,  Chien-Hsueh Shih

发明人： Shau-Lin Shue ,  Ting-Chu Ko ,  Chien-Hsueh Shih

IPC分类号： H01L21/02

CPC分类号： H01L21/2254 ,  H01L21/28518 ,  H01L21/288

摘要： A selective electroless plating operation provides for the selective deposition of a metal film only on exposed silicon surfaces of a semiconductor substrate and not on other surfaces such as dielectric surfaces. The plating solution includes metal ions and advantageously also includes dopant impurity ions. The pure metal or metal alloy film formed on the exposed silicon surfaces is then heat treated to form a metal silicide on the exposed silicon surfaces and to drive the dopant impurities to the interface formed between the exposed silicon surfaces and the metal silicide film.

摘要翻译： 选择性化学镀操作提供仅在半导体衬底的暴露的硅表面上而不是在诸如电介质表面的其它表面上的金属膜的选择性沉积。 电镀溶液包括金属离子，并且有利地还包括掺杂剂杂质离子。 形成在暴露的硅表面上的纯金属或金属合金膜然后被热处理以在暴露的硅表面上形成金属硅化物，并将掺杂剂杂质驱动到形成在暴露的硅表面和金属硅化物膜之间的界面。

公开(公告)号：US20080251922A1

公开(公告)日：2008-10-16

申请号：US11786241

申请日：2007-04-11

申请人： Chien-Hsueh Shih ,  Shau-Lin Shue

发明人： Chien-Hsueh Shih ,  Shau-Lin Shue

IPC分类号： H01L23/52

CPC分类号： H01L23/53238 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76858 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure and methods for forming the same are provided. The integrated circuit structure includes a semiconductor substrate; a dielectric layer over the semiconductor substrate; an opening in the dielectric layer; a conductive line in the opening; a metal alloy layer overlying the conductive line; a first metal silicide layer overlying the metal alloy layer; and a second metal silicide layer different from the first metal silicide layer on the first metal silicide layer. The metal alloy layer and the first and the second metal silicide layers are substantially vertically aligned to the conductive line.

摘要翻译： 提供一种集成电路结构及其形成方法。 集成电路结构包括半导体衬底; 半导体衬底上的电介质层; 电介质层中的开口; 开口中的导电线; 覆盖导线的金属合金层; 覆盖在金属合金层上的第一金属硅化物层; 以及与第一金属硅化物层上的第一金属硅化物层不同的第二金属硅化物层。 金属合金层和第一和第二金属硅化物层基本上垂直对准导电线。

公开(公告)号：US07405151B2

公开(公告)日：2008-07-29

申请号：US11420900

申请日：2006-05-30

申请人： Gin Jei Wang ,  Chao-Hsien Peng ,  Chii-Ming Wu ,  Chih-Wei Chang ,  Shau-Lin Shue

发明人： Gin Jei Wang ,  Chao-Hsien Peng ,  Chii-Ming Wu ,  Chih-Wei Chang ,  Shau-Lin Shue

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/02129 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/28562 ,  H01L21/31625 ,  H01L23/482 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for forming a semiconductor device is described. An opening is formed in a first dielectric layer, exposing an active region of the transistor, and an atomic layer deposited (ALD) TaN barrier is conformably formed in the opening, at a thickness less than 20 Å. A copper layer is formed over the atomic layer deposited (ALD) TaN barrier to fill the opening.

摘要翻译： 对半导体装置的形成方法进行说明。 在第一电介质层中形成开口，暴露晶体管的有源区，并且在开口中以厚度小于等于一致地形成原子层沉积（ALD）TaN势垒。 在原子层沉积（ALD）TaN势垒上形成铜层以填充开口。

公开(公告)号：US20050239288A1

公开(公告)日：2005-10-27

申请号：US10910182

申请日：2004-08-02

申请人： Chao-Hsien Peng ,  Jing-Cheng Lin ,  Ching-Hua Hsieh ,  Shau-Lin Shue

发明人： Chao-Hsien Peng ,  Jing-Cheng Lin ,  Ching-Hua Hsieh ,  Shau-Lin Shue

IPC分类号： H01L21/306 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/44 ,  H01L21/768

CPC分类号： H01L21/76831 ,  H01L21/02046 ,  H01L21/32136 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76838

摘要： A method for forming a barrier layer upon a copper containing conductor layer employs a hydrogen containing plasma treatment of the copper containing conductor layer followed by an argon plasma treatment of the copper containing conductor layer. The barrier layer may be formed employing a chemical vapor deposition method, such as an atomic layer deposition method. When the deposition method employs a metal and carbon containing source material, the two-step plasma pretreatment provides the barrier layer with enhanced electrical properties.

摘要翻译： 在含铜导体层上形成阻挡层的方法采用含铜导体层的含氢等离子体处理，然后进行含铜导体层的氩等离子体处理。 可以使用诸如原子层沉积方法的化学气相沉积方法形成阻挡层。 当沉积方法采用含金属和碳的源材料时，两步等离子体预处理为阻挡层提供了增强的电性能。

公开(公告)号：US20060027922A1

公开(公告)日：2006-02-09

申请号：US10909980

申请日：2004-08-03

申请人： Hsien-Ming Lee ,  Jing-Cheng Lin ,  Shing-Chyang Pan ,  Ching-Hua Hsieh ,  Chao-Hsien Peng ,  Cheng-Lin Huang ,  Li-Lin Su ,  Shau-Lin Shue

发明人： Hsien-Ming Lee ,  Jing-Cheng Lin ,  Shing-Chyang Pan ,  Ching-Hua Hsieh ,  Chao-Hsien Peng ,  Cheng-Lin Huang ,  Li-Lin Su ,  Shau-Lin Shue

IPC分类号： H01L23/48

CPC分类号： H01L21/76834 ,  H01L21/76849 ,  H01L21/76867 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device having a nonconductive cap layer comprising a first metal element. The nonconductive cap layer comprises a first metal nitride, a first metal oxide, or a first metal oxynitride over conductive lines and an insulating material between the conductive lines. An interface region may be formed over the top surface of the conductive lines, the interface region including the metal element of the cap layer. The cap layer prevents the conductive material in the conductive lines from migrating or diffusing into adjacent subsequently formed insulating material layers. The cap layer may also function as an etch stop layer.

摘要翻译： 一种具有包括第一金属元件的非导电盖层的半导体器件。 非导电盖层包括导电线上的第一金属氮化物，第一金属氧化物或第一金属氧氮化物，以及导电线之间的绝缘材料。 界面区域可以形成在导电线的顶表面上，界面区域包括盖层的金属元件。 盖层防止导电线中的导电材料迁移或扩散到相邻的随后形成的绝缘材料层中。 盖层也可以用作蚀刻停止层。