利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

166 条记录 (耗时 0.051 秒)

    GATE ELECTRODE FOR A NONVOLATILE MEMORY CELL
    22.
    发明申请
    GATE ELECTRODE FOR A NONVOLATILE MEMORY CELL 有权
    用于非易失性存储单元的门电极

    公开(公告)号：US20080290394A1

    公开(公告)日：2008-11-27

    申请号：US12121591

    申请日：2008-05-15

    申请人： Xiangfeng DUAN ,  Jian Chen ,  J. Wallace Parce ,  Francisco A. Leon

    发明人： Xiangfeng DUAN ,  Jian Chen ,  J. Wallace Parce ,  Francisco A. Leon

    IPC分类号： H01L29/00 ,  H01L21/3205

    CPC分类号： H01L29/792 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42324 ,  H01L29/42332 ,  H01L29/7883 ,  H01L29/7885

    摘要： A nonvolatile memory cell includes a substrate comprising a source, drain, and channel between the source and the drain. A tunnel dielectric layer overlies the channel, and a localized charge storage layer is disposed between the tunnel dielectric layer and a control dielectric layer. A gate electrode has a first surface adjacent to the control dielectric layer, and the first surface includes a midsection and two edge portions. According to one embodiment, the midsection defines a plane, and at least one edge portion extends away from the plane. Preferably, the edge portion extending away from the plane converges toward an opposing second surface of the gate electrode. According to another embodiment, the gate electrode of the nonvolatile memory cell includes a first sublayer and a second sublayer of a different width on the first sublayer.

    摘要翻译： 非易失性存储单元包括在源极和漏极之间包括源极，漏极和沟道的衬底。 隧道介电层覆盖在沟道上，并且局部电荷存储层设置在隧道介电层和控制电介质层之间。 栅电极具有与控制电介质层相邻的第一表面，并且第一表面包括中部和两个边缘部分。 根据一个实施例，中段限定一个平面，并且至少一个边缘部分远离平面延伸。 优选地，远离平面延伸的边缘部分朝向栅电极的相对的第二表面会聚。 根据另一实施例，非易失性存储单元的栅电极包括第一子层和第一子层上具有不同宽度的第二子层。

    Nano-enabled memory devices and anisotropic charge carrying arrays
    27.
    发明授权
    Nano-enabled memory devices and anisotropic charge carrying arrays 有权
    具有纳米功能的存储器件和各向异性带电载体阵列

    公开(公告)号：US07382017B2

    公开(公告)日：2008-06-03

    申请号：US11695728

    申请日：2007-04-03

    申请人： Xiangfeng Duan ,  Calvin Y. H. Cho ,  David L. Heald ,  Chunming Niu ,  J. Wallace Parce ,  David P. Stumbo

    发明人： Xiangfeng Duan ,  Calvin Y. H. Cho ,  David L. Heald ,  Chunming Niu ,  J. Wallace Parce ,  David P. Stumbo

    IPC分类号： H01L29/788

    CPC分类号： H01L21/28273 ,  B82Y10/00 ,  G03G5/00 ,  G03G5/02 ,  G03G5/04 ,  G03G5/043 ,  G03G5/08 ,  G03G5/082 ,  G03G5/08214 ,  G11C11/56 ,  G11C13/02 ,  G11C13/025 ,  G11C2213/17 ,  G11C2213/18 ,  G11C2216/08 ,  H01L29/42332 ,  H01L29/7881 ,  H01L29/7887 ,  Y10S977/774 ,  Y10S977/785 ,  Y10S977/936

    摘要： Methods and apparatuses for nanoenabled memory devices and anisotropic charge carrying arrays are described. In an aspect, a memory device includes a substrate, a source region of the substrate, and a drain region of the substrate. A population of nanoelements is deposited on the substrate above a channel region, the population of nanolements in one embodiment including metal quantum dots. A tunnel dielectric layer is formed on the substrate overlying the channel region, and a metal migration barrier layer is deposited over the dielectric layer. A gate contact is formed over the thin film of nanoelements. The nanoelements allow for reduced lateral charge transfer. The memory device may be a single or multistate memory device. In a multistate memory device which comprises one or more quantum dots or molecules having a plurality of discrete energy levels, a method is disclosed for charging and/or discharging the device which comprises filling each of the plurality of discrete energy levels of each dot or molecule with one or more electrons, and subsequently removing individual electrons at a time from each discrete energy level of the one or more dots or molecules.

    摘要翻译： 描述了用于纳米存储器件和各向异性带电载体阵列的方法和装置。 在一方面，存储器件包括衬底，衬底的源极区域和衬底的漏极区域。 纳米元素的群体沉积在通道区域上方的衬底上，在一个实施方案中纳米的群体包括金属量子点。 隧道介电层形成在覆盖沟道区的衬底上，金属迁移势垒层沉积在电介质层上。 在纳米元件的薄膜上形成栅极接触。 纳米元件允许减少横向电荷转移。 存储器件可以是单个或多个存储器件。 在包括具有多个离散能级的一个或多个量子点或分子的多状态存储器件中，公开了一种用于对该器件进行充电和/或放电的方法，该方法包括填充每个点或分子的多个离散能级中的每一个 与一个或多个电子，并随后从一个或多个点或分子的每个离散能级一次去除单个电子。

    Nano-enabled memory devices and anisotropic charge carrying arrays
    29.
    发明授权
    Nano-enabled memory devices and anisotropic charge carrying arrays 有权
    具有纳米功能的存储器件和各向异性带电载体阵列

    公开(公告)号：US07595528B2

    公开(公告)日：2009-09-29

    申请号：US11018572

    申请日：2004-12-21

    申请人： Xiangfeng Duan ,  Calvin Y. H. Chow ,  David L. Heald ,  Chunming Niu ,  J. Wallace Parce ,  David P. Stumbo

    发明人： Xiangfeng Duan ,  Calvin Y. H. Chow ,  David L. Heald ,  Chunming Niu ,  J. Wallace Parce ,  David P. Stumbo

    IPC分类号： H01L29/788

    CPC分类号： G11C11/56 ,  B82Y10/00 ,  G03G5/00 ,  G03G5/02 ,  G03G5/04 ,  G03G5/043 ,  G03G5/08 ,  G03G5/082 ,  G03G5/08214 ,  G11C13/02 ,  G11C13/025 ,  G11C2213/17 ,  G11C2213/18 ,  G11C2216/08 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/42332 ,  H01L29/7881 ,  H01L29/7887 ,  Y10S977/936 ,  Y10S977/943

    摘要： Methods and apparatuses for nanoenabled memory devices and anisotropic charge carrying arrays are described. In an aspect, a memory device includes a substrate, a source region of the substrate, and a drain region of the substrate. A population of nanoelements is deposited on the substrate above a channel region, the population of nanolements in one embodiment including metal quantum dots. A tunnel dielectric layer is formed on the substrate overlying the channel region, and a metal migration barrier layer is deposited over the dielectric layer. A gate contact is formed over the thin film of nanoelements. The nanoelements allow for reduced lateral charge transfer. The memory device may be a single or multistate memory device. In a multistate memory device which comprises one or more quantum dots or molecules having a plurality of discrete energy levels, a method is disclosed for charging and/or discharging the device which comprises filling each of the plurality of discrete energy levels of each dot or molecule with one or more electrons, and subsequently removing individual electrons at a time from each discrete energy level of the one or more dots or molecules.

    摘要翻译： 描述了用于纳米存储器件和各向异性带电载体阵列的方法和装置。 在一方面，存储器件包括衬底，衬底的源极区域和衬底的漏极区域。 纳米元素的群体沉积在通道区域上方的衬底上，在一个实施方案中纳米的群体包括金属量子点。 隧道介电层形成在覆盖沟道区的衬底上，金属迁移势垒层沉积在电介质层上。 在纳米元件的薄膜上形成栅极接触。 纳米元件允许减少横向电荷转移。 存储器件可以是单个或多个存储器件。 在包括具有多个离散能级的一个或多个量子点或分子的多状态存储器件中，公开了一种用于对该器件进行充电和/或放电的方法，该方法包括填充每个点或分子的多个离散能级中的每一个 与一个或多个电子，并随后从一个或多个点或分子的每个离散能级一次去除单个电子。

    Artificial dielectrics using nanostructures
    30.
    发明授权
    Artificial dielectrics using nanostructures 失效
    使用纳米结构的人造电介质

    公开(公告)号：US07365395B2

    公开(公告)日：2008-04-29

    申请号：US11203432

    申请日：2005-08-15

    申请人： David P. Stumbo ,  Stephen A. Empedocles ,  Francisco Leon ,  J. Wallace Parce

    发明人： David P. Stumbo ,  Stephen A. Empedocles ,  Francisco Leon ,  J. Wallace Parce

    IPC分类号： H01L29/72

    CPC分类号： H01L29/0665 ,  B82Y10/00 ,  B82Y30/00 ,  G11C2213/16 ,  G11C2213/81 ,  H01L29/0673 ,  H01L29/4908 ,  H01L51/0537 ,  Y10S977/743 ,  Y10S977/745 ,  Y10S977/762 ,  Y10S977/813 ,  Y10S977/936

    摘要： Artificial dielectrics using nanostructures, such as nanowires, are disclosed. In embodiments, artificial dielectrics using other nanostructures, such as nanorods, nanotubes or nanoribbons and the like are disclosed. The artificial dielectric includes a dielectric material with a plurality of nanowires (or other nanostructures) embedded within the dielectric material. Very high dielectric constants can be achieved with an artificial dielectric using nanostructures. The dielectric constant can be adjusted by varying the length, diameter, carrier density, shape, aspect ratio, orientation and density of the nanostructures. Additionally, a controllable artificial dielectric using nanostructures, such as nanowires, is disclosed in which the dielectric constant can be dynamically adjusted by applying an electric field to the controllable artificial dielectric. A wide range of electronic devices can use artificial dielectrics with nanostructures to improve performance. Example devices include, capacitors, thin film transistors, other types of thin film electronic devices, microstrip devices, surface acoustic wave (SAW) filters, other types of filters, and radar attenuating materials (RAM).

    摘要翻译： 公开了使用纳米结构的人造电介质，例如纳米线。 在实施例中，公开了使用其他纳米结构的人造电介质，例如纳米棒，纳米管或纳米带等。 人造电介质包括具有嵌入电介质材料内的多个纳米线（或其他纳米结构）的电介质材料。 使用纳米结构的人造电介质可以实现非常高的介电常数。 可以通过改变纳米结构的长度，直径，载流子密度，形状，纵横比，取向和密度来调节介电常数。 此外，公开了使用纳米结构的可控人造电介质，例如纳米线，其中可以通过向可控人造电介质施加电场来动态地调整介电常数。 各种电子器件可以使用具有纳米结构的人造电介质来提高性能。 示例性器件包括电容器，薄膜晶体管，其他类型的薄膜电子器件，微带器件，表面声波（SAW）滤波器，其它类型的滤波器以及雷达衰减材料（RAM）。