公开(公告)号：US20070004097A1

公开(公告)日：2007-01-04

申请号：US11171819

申请日：2005-06-30

申请人： Cheemen Yu ,  Ken Ming Wang ,  Chin-Tien Chiu ,  Chih-Chin Liao ,  Han-Shiao Chen

发明人： Cheemen Yu ,  Ken Ming Wang ,  Chin-Tien Chiu ,  Chih-Chin Liao ,  Han-Shiao Chen

IPC分类号： H01L21/82

CPC分类号： H05K1/0271 ,  H01L23/49811 ,  H01L23/49838 ,  H01L24/48 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/3511 ,  H05K1/0224 ,  H05K1/0253 ,  H05K2201/09681 ,  H05K2201/0969 ,  H05K2201/09781 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A dummy circuit pattern is disclosed on a surface of a substrate for a semiconductor package. The dummy circuit pattern includes a plurality of straight line segments and a plurality of interrupt patterns to breakup one or more of the straight line segments. The interrupt patterns are provided so as to not electrically isolate areas of the dummy pattern, thus providing electrical continuity across the dummy circuit pattern.

摘要翻译： 在半导体封装用基板的表面上公开了虚设电路图案。 虚拟电路图案包括多条直线段和多条中断模式，以分解一条或多条直线段。 提供中断模式，以便不电隔离虚设图案的区域，从而在虚拟电路图案上提供电连续性。

公开(公告)号：US08053880B2

公开(公告)日：2011-11-08

申请号：US12489298

申请日：2009-06-22

申请人： Cheeman Yu ,  Chih-Chin Liao ,  Hem Takiar

发明人： Cheeman Yu ,  Chih-Chin Liao ,  Hem Takiar

IPC分类号： H01L23/02

CPC分类号： H01L25/0657 ,  H01L23/3121 ,  H01L24/73 ,  H01L25/105 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1064 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

摘要： An electronic component is disclosed including a plurality of stacked semiconductor packages. A first such embodiment includes an internal connector for electrically coupling the stacked semiconductor packages. A second such embodiment includes an external connector for electrically coupling the stacked semiconductor packages.

摘要翻译： 公开了一种包括多个堆叠的半导体封装的电子部件。 第一个这样的实施例包括用于电耦合堆叠的半导体封装的内部连接器。 第二个这样的实施例包括用于电耦合堆叠的半导体封装的外部连接器。

公开(公告)号：US08653653B2

公开(公告)日：2014-02-18

申请号：US12648697

申请日：2009-12-29

申请人： Cheeman Yu ,  Chih-Chin Liao ,  Hem Takiar

发明人： Cheeman Yu ,  Chih-Chin Liao ,  Hem Takiar

IPC分类号： H01L23/34

CPC分类号： H01L25/0657 ,  G11C5/02 ,  G11C5/04 ,  G11C5/143 ,  G11C8/12 ,  H01L21/485 ,  H01L23/5382 ,  H01L25/50 ,  H01L2225/06527 ,  H01L2225/06579 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor package is disclosed including a plurality semiconductor die mounted on stacked and bonded layers of substrate, for example polyimide tape used in tape automated bonding processes. The tape may have a plurality of repeating patterns of traces and contact pads formed thereon. The traces each include aligned interconnect pads on the respective top and bottom surfaces of the substrate for bonding the traces of one pattern to the traces of another pattern after the patterns have been singulated from the substrate, aligned and stacked. Semiconductor die such as flash memory and a controller die are mounted on the traces of the respective patterns on the substrate. In order for the controller die to uniquely address a specific flash memory die in the stack, a group of traces on each substrate supporting the memory die are used as address pins and punched in a unique layout relative to the layout of the traces other substrates. By providing each flash memory semiconductor die on a substrate with a unique layout of address traces, each memory die may be selectively addressed by the controller die.

摘要翻译： 公开了一种半导体封装，其包括安装在基板的堆叠和接合层上的多个半导体管芯，例如在带自动焊接工艺中使用的聚酰亚胺带。 带可以具有多个重复图案的迹线和形成在其上的接触垫。 每个迹线包括在衬底的相应顶部和底部表面上的对准的互连焊盘，用于在将图案从基板切割成对准和堆叠之后将一个图案的迹线粘合到另一图案的迹线。 诸如闪速存储器和控制器管芯的半导体管芯安装在衬底上各个图案的迹线上。 为了使控制器裸片独特地寻址堆叠中的特定闪存芯片，支持存储芯片的每个衬底上的一组迹线被用作地址引脚，并相对于其它衬底的迹线的布局以独特的布局冲压。 通过在基板上提供具有唯一的地址迹线布局的每个闪速存储器半导体管芯，每个存储管芯可以被控制器管芯选择性地寻址。

公开(公告)号：US20100055836A1

公开(公告)日：2010-03-04

申请号：US12614998

申请日：2009-11-09

申请人： Cheeman Yu ,  Chih-Chin Liao ,  Hem Takiar

发明人： Cheeman Yu ,  Chih-Chin Liao ,  Hem Takiar

IPC分类号： H01L21/56

CPC分类号： H01L24/49 ,  H01L23/3121 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49174 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1064 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  Y10S438/977 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

摘要： An electronic component is disclosed including a plurality of stacked semiconductor packages. A first such embodiment includes an internal connector for electrically coupling the stacked semiconductor packages. A second such embodiment includes an external connector for electrically coupling the stacked semiconductor packages.

摘要翻译： 公开了一种包括多个堆叠的半导体封装的电子部件。 第一个这样的实施例包括用于电耦合堆叠的半导体封装的内部连接器。 第二个这样的实施例包括用于电耦合堆叠的半导体封装的外部连接器。

公开(公告)号：US20130015589A1

公开(公告)日：2013-01-17

申请号：US13265662

申请日：2011-07-14

申请人： Chih-Chin Liao ,  Chin-Tien Chiu ,  Cheeman Yu ,  Suresh Kumar Upadhyayula ,  Wen Cheng Li ,  Zhong Lu

发明人： Chih-Chin Liao ,  Chin-Tien Chiu ,  Cheeman Yu ,  Suresh Kumar Upadhyayula ,  Wen Cheng Li ,  Zhong Lu

IPC分类号： H01L25/065

CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/01322 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

摘要： A multi-die semiconductor device is disclosed. The device may include one or more first-sized die on a substrate and one or more second-sized die affixed over the one or more first-sized die. The second-sized die may have a larger footprint than the first-sized die. An internal molding compound may be provided on the substrate having a footprint the same size as the second-sized die. The second-sized die may be supported on the internal molding compound. Thereafter, the first and second-sized die and the internal molding compound may be encapsulated in an external molding compound.

摘要翻译： 公开了一种多芯片半导体器件。 该装置可以包括在基底上的一个或多个第一尺寸的模具和一个或多个第二尺寸的模具，该模具固定在一个或多个第一尺寸模具上。 第二尺寸的模具可以具有比第一尺寸的模具更大的占地面积。 可以在衬底上设置内部模制化合物，其尺寸与第二尺寸模具相同。 第二尺寸的模具可以支撑在内部模塑料上。 此后，第一和第二尺寸模具和内部模塑料可以封装在外部模塑料中。

公开(公告)号：US07772107B2

公开(公告)日：2010-08-10

申请号：US11538220

申请日：2006-10-03

申请人： Cheemen Yu ,  Hem Takiar ,  Chih-Chin Liao

发明人： Cheemen Yu ,  Hem Takiar ,  Chih-Chin Liao

IPC分类号： H01L21/44 ,  H01L21/48 ,  H01L21/50

CPC分类号： H01L21/4846 ,  H01L21/486 ,  H01L23/49827 ,  H01L2224/48091 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/00014

摘要： Methods of forming a semiconductor package including a single-sided substrate are disclosed. In a first embodiment of the present invention, a substrate may include a conductive layer on a top surface of the substrate, i.e., on the same side of the substrate as where the die are mounted. In a second embodiment of the present invention, a substrate may include a conductive layer on a bottom of the substrate, i.e., on the opposite side of the substrate as where the die are mounted.

摘要翻译： 公开了形成包括单面基板的半导体封装的方法。 在本发明的第一实施例中，衬底可以在衬底的顶表面上，即在衬底的与安装裸片相同的一侧上包括导电层。 在本发明的第二实施例中，衬底可以包括在衬底的底部上的导电层，即衬底的安装模具的相反侧。

公开(公告)号：US20080305577A1

公开(公告)日：2008-12-11

申请号：US11760385

申请日：2007-06-08

申请人： Chih-Chin Liao ,  Ning Ye ,  Cheemen Yu ,  Jack Chang Chien ,  Hem Takiar

发明人： Chih-Chin Liao ,  Ning Ye ,  Cheemen Yu ,  Jack Chang Chien ,  Hem Takiar

IPC分类号： H01L21/00

CPC分类号： H05K3/242 ,  H01L21/4846 ,  H01L23/49838 ,  H01L23/49855 ,  H01L2224/48227 ,  H01L2924/10253 ,  H01L2924/19105 ,  H05K1/117 ,  H05K3/0052 ,  H05K2203/175 ,  H01L2924/00

摘要： A semiconductor die substrate panel is disclosed including a minimum kerf width between adjoining semiconductor package outlines on the panel, while ensuring electrical isolation of plated electrical terminals. By reducing the width of a boundary between adjoining package outlines, additional space is gained on a substrate panel for semiconductor packages.

摘要翻译： 公开了半导体管芯衬底面板，其包括在面板上相邻的半导体封装轮廓之间的最小间隙宽度，同时确保电镀电端子的电隔离。 通过减小相邻封装轮廓之间的边界的宽度，在用于半导体封装的衬底面板上获得额外的空间。

公开(公告)号：US08097495B2

公开(公告)日：2012-01-17

申请号：US12060418

申请日：2008-04-01

申请人： Ming Hsun Lee ,  Chih-Chin Liao ,  Cheemen Yu ,  Hem Takiar

发明人： Ming Hsun Lee ,  Chih-Chin Liao ,  Cheemen Yu ,  Hem Takiar

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/60

CPC分类号： H01L23/4951 ,  H01L23/49551 ,  H01L23/49558 ,  H01L23/49575 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/05553 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49109 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2924/10161 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A leadframe for a semiconductor package is disclosed including electrical leads which extend from one side of the leadframe to an opposite side of the leadframe, where electrical connection may be made with the semiconductor die at the second side of the leadframe. The semiconductor die may be supported on the leads extending across the leadframe. The package may further include a spacer layer affixed to the electrical leads to fortify the semiconductor package and to prevent exposure of the electrical leads during the molding of the package.

摘要翻译： 公开了一种用于半导体封装的引线框架，其包括从引线框架的一侧延伸到引线框架的相反侧的电引线，其中可以在引线框架的第二侧与半导体管芯进行电连接。 半导体管芯可以被支撑在引导框架上延伸的引线上。 封装还可以包括固定到电引线上的间隔层，以强化半导体封装并防止在封装成型期间电引线的暴露。

公开(公告)号：US20090065902A1

公开(公告)日：2009-03-12

申请号：US11853428

申请日：2007-09-11

申请人： Cheemen Yu ,  Chih-Chin Liao ,  Hem Takiar

发明人： Cheemen Yu ,  Chih-Chin Liao ,  Hem Takiar

IPC分类号： H01L29/06 ,  H01L21/304 ,  H01L21/56

CPC分类号： H01L21/3043 ,  H01L21/78 ,  H01L23/3121 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05554 ,  H01L2224/24011 ,  H01L2224/24051 ,  H01L2224/24145 ,  H01L2224/24226 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/97 ,  H01L2225/06551 ,  H01L2225/06562 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2924/00012

摘要： A method of forming a low profile semiconductor package, and a semiconductor package formed thereby, is disclosed. The semiconductor die is formed with one or more sloped edges on which electrically conductive traces may be deposited to allow the semiconductor die to be coupled to another die and/or a substrate on which the die is mounted. Depositing the electrical traces directly on the surface and sloped edge of the die allows the die to be electrically coupled without bond wires, thereby allowing a reduction in the overall thickness of the package.

摘要翻译： 公开了一种形成低轮廓半导体封装的方法，以及由此形成的半导体封装。 半导体管芯形成有一个或多个倾斜边缘，导电迹线可以沉积在其上，以允许半导体管芯耦合到另一管芯和/或其上安装管芯的衬底。 将电迹线直接沉积在模具的表面和倾斜边缘上，使得模具能够电耦合而没有接合线，从而允许减小包装的整体厚度。

公开(公告)号：US08637963B2

公开(公告)日：2014-01-28

申请号：US13253344

申请日：2011-10-05

申请人： Suresh Kumar Upadhyayula ,  Hem Takiar ,  Chih-Chin Liao

发明人： Suresh Kumar Upadhyayula ,  Hem Takiar ,  Chih-Chin Liao

IPC分类号： H01L23/552 ,  H01L21/70 ,  H01L23/495

CPC分类号： H01L23/3135 ,  H01L23/3128 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/552 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/06155 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06537 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/12042 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A semiconductor device is disclosed including an electromagnetic radiation shield. The device may include a substrate having a shield ring defined in a conductance pattern on a surface of the substrate. One or more semiconductor die may be affixed and electrically coupled to the substrate. The one or more semiconductor die may then be encapsulated in molding compound. Thereafter, a metal may be plated around the molding compound and onto the shield ring to form an EMI/RFI shield for the device.

摘要翻译： 公开了一种包括电磁辐射屏蔽的半导体器件。 该器件可以包括具有在衬底的表面上以导电图案限定的屏蔽环的衬底。 可以将一个或多个半导体管芯固定并电耦合到衬底。 然后可以将一个或多个半导体管芯封装在模制化合物中。 此后，可以在模制化合物周围将金属镀在屏蔽环上，以形成该装置的EMI / RFI屏蔽。