公开(公告)号：US20140023794A1

公开(公告)日：2014-01-23

申请号：US13948492

申请日：2013-07-23

申请人： Maitreyee Mahajani ,  Steven D. Marcus ,  Li-Qun Xia ,  Mihaela Balseanu ,  Victor Nguyen ,  Ning Li ,  Jingjing Liu ,  Sukti Chatterjee ,  Timothy W. Weidman

发明人： Maitreyee Mahajani ,  Steven D. Marcus ,  Li-Qun Xia ,  Mihaela Balseanu ,  Victor Nguyen ,  Ning Li ,  Jingjing Liu ,  Sukti Chatterjee ,  Timothy W. Weidman

IPC分类号： C23C16/32 ,  C23C16/36 ,  C23C16/34

CPC分类号： C23C16/325 ,  C23C16/345 ,  C23C16/36 ,  C23C16/45534 ,  C23C16/4554

摘要： Provided are methods and apparatus for low temperature atomic layer deposition of a densified film. A low temperature film is formed and densified by exposure to one or more of a plasma or radical species. The resulting densified film has superior properties to low temperature films formed without densification.

摘要翻译： 提供了用于致密化薄膜的低温原子层沉积的方法和装置。 通过暴露于一种或多种等离子体或自由基物质形成并致密化低温膜。 所得到的致密化膜对于不致密化而形成的低温膜具有优异的性能。

公开(公告)号：US20130005146A1

公开(公告)日：2013-01-03

申请号：US13612159

申请日：2012-09-12

申请人： Mihaela Balseanu ,  Stephan A. Cohen ,  Alfred Grill ,  Thomas J. Haigh, JR. ,  Son Nguyen ,  Li-Qun Xia

发明人： Mihaela Balseanu ,  Stephan A. Cohen ,  Alfred Grill ,  Thomas J. Haigh, JR. ,  Son Nguyen ,  Li-Qun Xia

IPC分类号： H01L21/285

CPC分类号： B82Y40/00 ,  B82Y30/00 ,  H01L21/02112 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02274 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76843 ,  H01L23/53252 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present disclosure provides a multilayered cap (i.e., migration barrier) that conforms to the substrate (i.e., interconnect structure) below. The multilayered cap, which can be located atop at least one interconnect level of an interconnect structure, includes, from bottom to top, a first layer comprising silicon nitride and a second layer comprising at least one of boron nitride and carbon boron nitride.

摘要翻译： 本公开提供了一种符合下面的衬底（即互连结构）的多层盖（即迁移屏障）。 可以位于互连结构的至少一个互连级别上方的多层盖包括从底部到顶部包括氮化硅的第一层和包含氮化硼和碳氮化硼中的至少一种的第二层。

公开(公告)号：US07601651B2

公开(公告)日：2009-10-13

申请号：US11668911

申请日：2007-01-30

申请人： Mihaela Balseanu ,  Meiyee Shek ,  Li-Qun Xia ,  Hichem M'Saad

发明人： Mihaela Balseanu ,  Meiyee Shek ,  Li-Qun Xia ,  Hichem M'Saad

IPC分类号： H01L21/31

CPC分类号： H01L21/76834 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/31612 ,  H01L21/31633 ,  H01L21/76829 ,  H01L21/76831

摘要： A method of forming a layer on a substrate in a chamber, wherein the substrate has at least one formed feature across its surface, is provided. The method includes exposing the substrate to a silicon-containing precursor in the presence of a plasma to deposit a layer, treating the deposited layer with a plasma, and repeating the exposing and treating until a desired thickness of the layer is obtained. The plasma may be generated from an oxygen-containing gas.

摘要翻译： 提供了一种在室中的衬底上形成层的方法，其中衬底在其表面上具有至少一个形成的特征。 该方法包括在存在等离子体的情况下将衬底暴露于含硅前体以沉积一层，用等离子体处理沉积层，并重复曝光和处理，直到获得所需层厚。 等离子体可以由含氧气体产生。

公开(公告)号：US07566655B2

公开(公告)日：2009-07-28

申请号：US11398436

申请日：2006-04-05

申请人： Mihaela Balseanu ,  Jia Lee ,  Mei-Yee Shek ,  Amir Al-Bayati ,  Li-Qun Xia ,  Hichem M'Saad

发明人： Mihaela Balseanu ,  Jia Lee ,  Mei-Yee Shek ,  Amir Al-Bayati ,  Li-Qun Xia ,  Hichem M'Saad

IPC分类号： H01L21/44

CPC分类号： H01L29/7843 ,  C23C16/345 ,  C23C16/56 ,  H01L21/28044 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/4925 ,  H01L29/66545 ,  H01L29/66583

摘要： A process flow integration scheme employs one or more techniques to control stress in a semiconductor device formed thereby. In accordance with one embodiment, cumulative stress contributed by RTP of a nitride spacer and polysilicon gate, and subsequent deposition of a high stress etch stop layer, enhance strain and improve device performance. Germanium may be deposited or implanted into the gate structure in order to facilitate stress control.

摘要翻译： 工艺流程集成方案采用一种或多种技术来控制由此形成的半导体器件中的应力。 根据一个实施例，由氮化物间隔物和多晶硅栅极的RTP贡献的累积应力以及随后沉积高应力蚀刻停止层，增强应变并提高器件性能。 可以将锗沉积或植入栅极结构中以便于应力控制。

公开(公告)号：US20090093112A1

公开(公告)日：2009-04-09

申请号：US11869396

申请日：2007-10-09

申请人： AMIR AL-BAYATI ,  Alexandros T. Demos ,  Kang Sub Yim ,  Mehul Naik ,  Zhenjiang 'David' Cui ,  Mihaela Balseanu ,  Meiyee (Maggie Le) Shek ,  Li-Qun Xia

发明人： AMIR AL-BAYATI ,  Alexandros T. Demos ,  Kang Sub Yim ,  Mehul Naik ,  Zhenjiang 'David' Cui ,  Mihaela Balseanu ,  Meiyee (Maggie Le) Shek ,  Li-Qun Xia

IPC分类号： H01L21/4763

CPC分类号： H01L21/7682 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/76825 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76885

摘要： A method and apparatus for generating air gaps in a dielectric material of an interconnect structure. One embodiment provides a method for forming a semiconductor structure comprising depositing a first dielectric layer on a substrate, forming trenches in the first dielectric layer, filling the trenches with a conductive material, planarizing the conductive material to expose the first dielectric layer, depositing a dielectric barrier film on the conductive material and exposed first dielectric layer, depositing a hard mask layer over the dielectric barrier film, forming a pattern in the dielectric barrier film and the hard mask layer to expose selected regions of the substrate, oxidizing at least a portion of the first dielectric layer in the selected region of the substrate, removing oxidized portion of the first dielectric layer to form reversed trenches around the conductive material, and forming air gaps in the reversed trenches while depositing a second dielectric material in the reversed trenches.

摘要翻译： 一种用于在互连结构的电介质材料中产生气隙的方法和装置。 一个实施例提供了一种用于形成半导体结构的方法，包括在衬底上沉积第一介电层，在第一介电层中形成沟槽，用导电材料填充沟槽，平坦化导电材料以暴露第一介电层， 在导电材料和暴露的第一电介质层上的阻挡膜，在介电阻挡膜上沉积硬掩模层，在介电阻挡膜和硬掩模层中形成图案，以暴露衬底的选定区域，氧化至少一部分 在衬底的选定区域中的第一介电层，去除第一电介质层的氧化部分以在导电材料周围形成反向沟槽，以及在反向沟槽中形成气隙，同时在反向沟槽中沉积第二电介质材料。

公开(公告)号：US20060093756A1

公开(公告)日：2006-05-04

申请号：US10981430

申请日：2004-11-03

申请人： Nagarajan Rajagopalan ,  Li-Qun Xia ,  Mihaela Balseanu ,  Thomas Nowak ,  Ranjana Shah ,  Huiwen Xu ,  Chad Peterson ,  Derek Witty ,  Hichem M'Saad

发明人： Nagarajan Rajagopalan ,  Li-Qun Xia ,  Mihaela Balseanu ,  Thomas Nowak ,  Ranjana Shah ,  Huiwen Xu ,  Chad Peterson ,  Derek Witty ,  Hichem M'Saad

IPC分类号： B05D1/36

CPC分类号： C23C16/4405 ,  C23C16/4404 ,  H01L21/02126 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/02301 ,  H01L21/3121 ,  H01L21/31633

摘要： A method for seasoning a deposition chamber wherein the chamber components and walls are densely coated with a material that does not contain carbon prior to deposition of an organo-silicon material on a substrate. An optional carbon-containing layer may be deposited therebetween. A chamber cleaning method using low energy plasma and low pressure to remove residue from internal chamber surfaces is provided and may be combined with the seasoning process.

摘要翻译： 一种用于调节沉积室的方法，其中在将有机硅材料沉积在基底上之前，室部件和壁被不含碳的材料致密地涂覆。 可以在其间沉积任选的含碳层。 提供了使用低能量等离子体和低压以从内部室表面除去残余物的室清洁方法，并且可以与调味过程组合。

公开(公告)号：US20130333923A1

公开(公告)日：2013-12-19

申请号：US13495545

申请日：2012-06-13

申请人： Mihaela Balseanu ,  Stephan A. Cohen ,  Alfred Grill ,  Thomas J. Haigh, JR. ,  Son V. Nguyen ,  Mei-Yee Shek ,  Hosadurga Shobha ,  Li-Qun Xia

发明人： Mihaela Balseanu ,  Stephan A. Cohen ,  Alfred Grill ,  Thomas J. Haigh, JR. ,  Son V. Nguyen ,  Mei-Yee Shek ,  Hosadurga Shobha ,  Li-Qun Xia

IPC分类号： C23C16/34 ,  H05K1/02

CPC分类号： C23C16/345 ,  C23C16/56 ,  H01L21/4803 ,  H05K1/0298 ,  Y10T428/24975

摘要： A layer of silicon nitride having a thickness from 0.5 nanometers to 2.4 nanometers is deposited on a substrate. A plasma nitridation process is carried out on the layer. These steps are repeated for a plurality of additional layers of silicon nitride, until a predetermined thickness is attained. Such steps can be used to provide a multilayer silicon nitride dielectric formed on a substrate having an upper surface of dielectric material with Cu and other conductors embedded within, and a plurality of steps. The multilayer silicon nitride dielectric has a plurality of individual layers each having a thickness from 0.5 nanometers to 2.4 nanometers, and the multilayer silicon nitride dielectric conformally covers the steps of the substrate with a conformality of at least seventy percent. A multilayer silicon nitride dielectric, and a multilevel back end of line interconnect wiring structure using same, are also provided.

摘要翻译： 将厚度为0.5纳米至2.4纳米的氮化硅层沉积在基底上。 在层上进行等离子体氮化处理。 对于多个附加氮化硅层重复这些步骤，直到达到预定厚度。 可以使用这样的步骤来提供形成在具有介电材料的上表面的衬底上的多层氮化硅电介质，其中Cu和其它导体嵌入其中并且多个步骤。 多层氮化硅电介质具有各自具有0.5纳米至2.4纳米厚度的多个单独层，多层氮化硅电介质保形地覆盖具有至少百分之七十的保形度的基底的步骤。 还提供了多层氮化硅电介质，以及使用该多层氮化硅电介质的多层后端的布线结构。

公开(公告)号：US07923386B2

公开(公告)日：2011-04-12

申请号：US12560941

申请日：2009-09-16

申请人： Mihaela Balseanu ,  Mei-yee Shek ,  Li-Qun Xia ,  Hichem M'Saad

发明人： Mihaela Balseanu ,  Mei-yee Shek ,  Li-Qun Xia ,  Hichem M'Saad

IPC分类号： H01L21/31

CPC分类号： H01L21/76834 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/31612 ,  H01L21/31633 ,  H01L21/76829 ,  H01L21/76831

摘要： A method of forming a layer on a substrate in a chamber, wherein the substrate has at least one formed feature across its surface, is provided. The method includes exposing the substrate to a silicon-containing precursor in the presence of a plasma to deposit a layer, treating the deposited layer with a plasma, and repeating the exposing and treating until a desired thickness of the layer is obtained. The plasma may be generated from an oxygen-containing gas.

摘要翻译： 提供了一种在室中的衬底上形成层的方法，其中衬底在其表面上具有至少一个形成的特征。 该方法包括在存在等离子体的情况下将衬底暴露于含硅前体以沉积一层，用等离子体处理沉积层，并重复曝光和处理，直到获得所需层厚。 等离子体可以由含氧气体产生。

公开(公告)号：US07879683B2

公开(公告)日：2011-02-01

申请号：US11869396

申请日：2007-10-09

申请人： Amir Al-Bayati ,  Alexandros T. Demos ,  Kang Sub Yim ,  Mehul Naik ,  Zhenjiang “David” Cui ,  Mihaela Balseanu ,  Meiyee (Maggie Le) Shek ,  Li-Qun Xia

发明人： Amir Al-Bayati ,  Alexandros T. Demos ,  Kang Sub Yim ,  Mehul Naik ,  Zhenjiang “David” Cui ,  Mihaela Balseanu ,  Meiyee (Maggie Le) Shek ,  Li-Qun Xia

IPC分类号： H01L21/76

CPC分类号： H01L21/7682 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/76825 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76885

摘要： A method and apparatus for generating air gaps in a dielectric material of an interconnect structure. One embodiment provides a method for forming a semiconductor structure comprising depositing a first dielectric layer on a substrate, forming trenches in the first dielectric layer, filling the trenches with a conductive material, planarizing the conductive material to expose the first dielectric layer, depositing a dielectric barrier film on the conductive material and exposed first dielectric layer, depositing a hard mask layer over the dielectric barrier film, forming a pattern in the dielectric barrier film and the hard mask layer to expose selected regions of the substrate, oxidizing at least a portion of the first dielectric layer in the selected region of the substrate, removing oxidized portion of the first dielectric layer to form reversed trenches around the conductive material, and forming air gaps in the reversed trenches while depositing a second dielectric material in the reversed trenches.

摘要翻译： 一种用于在互连结构的电介质材料中产生气隙的方法和装置。 一个实施例提供了一种用于形成半导体结构的方法，包括在衬底上沉积第一介电层，在第一介电层中形成沟槽，用导电材料填充沟槽，平坦化导电材料以暴露第一介电层， 在导电材料和暴露的第一电介质层上的阻挡膜，在介电阻挡膜上沉积硬掩模层，在介电阻挡膜和硬掩模层中形成图案，以暴露衬底的选定区域，氧化至少一部分 在衬底的选定区域中的第一介电层，去除第一电介质层的氧化部分以在导电材料周围形成反向沟槽，以及在反向沟槽中形成气隙，同时在反向沟槽中沉积第二电介质材料。

公开(公告)号：US20090286402A1

公开(公告)日：2009-11-19

申请号：US12257137

申请日：2008-10-23

申请人： Li-Qun Xia ,  Mihaela Balseanu ,  Meiyee Shek ,  Siyi Li ,  Zhenjiang Cui ,  Mehul B. Naik ,  Michael D. Armacost ,  William H. McClintock

发明人： Li-Qun Xia ,  Mihaela Balseanu ,  Meiyee Shek ,  Siyi Li ,  Zhenjiang Cui ,  Mehul B. Naik ,  Michael D. Armacost ,  William H. McClintock

IPC分类号： H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/02112 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3141 ,  H01L21/31608 ,  H01L21/318 ,  H01L21/3185 ,  H01L21/76816

摘要： A method and apparatus for forming narrow vias in a substrate is provided. A pattern recess is etched into a substrate by conventional lithography. A thin conformal layer is formed over the surface of the substrate, including the sidewalls and bottom of the pattern recess. The thickness of the conformal layer reduces the effective width of the pattern recess. The conformal layer is removed from the bottom of the pattern recess by anisotropic etching to expose the substrate beneath. The substrate is then etched using the conformal layer covering the sidewalls of the pattern recess as a mask. The conformal layer is then removed using a wet etchant.

摘要翻译： 提供了一种用于在基板中形成窄通孔的方法和装置。 通过常规光刻将图案凹槽蚀刻到基底中。 在衬底的表面上形成薄的共形层，包括图案凹槽的侧壁和底部。 共形层的厚度减小了图案凹槽的有效宽度。 通过各向异性蚀刻从图案凹槽的底部去除共形层以暴露下面的衬底。 然后使用覆盖图案凹槽的侧壁的保形层作为掩模蚀刻衬底。 然后使用湿蚀刻剂除去保形层。