公开(公告)号：US20120267799A1

公开(公告)日：2012-10-25

申请号：US13539775

申请日：2012-07-02

申请人： Benson LIU ,  Hsien-Wei CHEN ,  Shin-Puu JENG ,  Hao-Yi TSAI

发明人： Benson LIU ,  Hsien-Wei CHEN ,  Shin-Puu JENG ,  Hao-Yi TSAI

IPC分类号： H01L25/07 ,  H01L21/58

CPC分类号： H01L25/0657 ,  H01L2224/16225 ,  H01L2224/48227 ,  H01L2225/06555 ,  H01L2225/06589 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2224/0401

摘要： A package structure includes a substrate, a first die and at least one second die. The substrate includes a first pair of parallel edges and a second pair of parallel edges. The first die is mounted over the substrate. The first die includes a third pair of parallel edges and a fourth pair of parallel edges, wherein the third pair of parallel edges and the fourth pair of parallel edges are not parallel to the first pair of parallel edges and the second pair of parallel edges, respectively. The at least one second die is mounted over the first die.

摘要翻译： 封装结构包括衬底，第一管芯和至少一个第二管芯。 衬底包括第一对平行边缘和第二对平行边缘。 第一个模具安装在基板上。 第一管芯包括第三对平行边缘和第四对平行边缘，其中第三对平行边缘和第四对平行边缘不平行于第一对平行边缘和第二对平行边缘， 分别。 至少一个第二管芯安装在第一管芯上。

公开(公告)号：US08227917B2

公开(公告)日：2012-07-24

申请号：US11868850

申请日：2007-10-08

申请人： Shih-Hsun Hsu ,  Hao-Yi Tsai ,  Benson Liu ,  Chia-Lun Tsai ,  Hsien-Wei Chen ,  Anbiarshy N. F. Wu ,  Shang-Yun Hou ,  Shin-Puu Jeng

发明人： Shih-Hsun Hsu ,  Hao-Yi Tsai ,  Benson Liu ,  Chia-Lun Tsai ,  Hsien-Wei Chen ,  Anbiarshy N. F. Wu ,  Shang-Yun Hou ,  Shin-Puu Jeng

IPC分类号： H01L23/48

CPC分类号： H01L24/06 ,  H01L22/32 ,  H01L24/05 ,  H01L2224/05552 ,  H01L2224/05599 ,  H01L2224/0603 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01033 ,  H01L2924/01076 ,  H01L2924/01082

摘要： A bonding pad design is disclosed that includes one or more pad groups on a semiconductor device. Each pad group is made up of two or more bonding pads that have an alternating orientation, such that adjacent bonding pads have their bond ball on opposite sides in relation to the adjacent bonding pad.

摘要翻译： 公开了一种焊盘设计，其包括半导体器件上的一个或多个焊盘组。 每个焊盘组由具有交替取向的两个或更多个焊盘组成，使得相邻的焊盘相对于相邻的焊盘在相对的两侧具有焊接球。

公开(公告)号：US08227916B2

公开(公告)日：2012-07-24

申请号：US12757440

申请日：2010-04-09

申请人： Hsiu-Ping Wei ,  Shin-Puu Jeng ,  Hao-Yi Tsai ,  Hsien-Wei Chen ,  Yu-Wen Liu ,  Ying-Ju Chen ,  Tzuan-Horng Liu

发明人： Hsiu-Ping Wei ,  Shin-Puu Jeng ,  Hao-Yi Tsai ,  Hsien-Wei Chen ,  Yu-Wen Liu ,  Ying-Ju Chen ,  Tzuan-Horng Liu

IPC分类号： H01L23/498 ,  H01L21/3205

CPC分类号： H01L21/76801 ,  H01L23/3192 ,  H01L23/522 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05096 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/13116 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/05552 ,  H01L2924/00

摘要： A semiconductor package structure is provided. The structure includes a semiconductor chip having a plurality of interconnect layers formed thereover. A first passivation layer is formed over the plurality of interconnect layers. A stress buffer layer is formed over the first passivation layer. A bonding pad is formed over the stress buffer layer. A second passivation layer is formed over a portion of the bonding pad, the second passivation having at least one opening therein exposing a portion of the bonding pad.

摘要翻译： 提供半导体封装结构。 该结构包括其上形成有多个互连层的半导体芯片。 在多个互连层上形成第一钝化层。 在第一钝化层上形成应力缓冲层。 在应力缓冲层上形成接合焊盘。 在接合焊盘的一部分上形成第二钝化层，第二钝化层具有至少一个开口，露出焊接区的一部分。

公开(公告)号：US20120092033A1

公开(公告)日：2012-04-19

申请号：US12903984

申请日：2010-10-13

申请人： Tung-Liang Shao ,  Shih-Wei Liang ,  Ying-Ju Chen ,  Ching-Jung Yang ,  Hsien-Wei Chen ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Chen-Hua Yu

发明人： Tung-Liang Shao ,  Shih-Wei Liang ,  Ying-Ju Chen ,  Ching-Jung Yang ,  Hsien-Wei Chen ,  Hao-Yi Tsai ,  Mirng-Ji Lii ,  Chen-Hua Yu

IPC分类号： G01R31/00 ,  G01R27/00 ,  G01R29/26

CPC分类号： G01R31/2648 ,  G01R31/002 ,  G01R31/2644 ,  G01R31/2884 ,  H01L22/34 ,  H01L2224/13

摘要： Provided is a test structure for testing an unpackaged semiconductor wafer. The test structure includes a force-application component that is coupled to an interconnect structure of the semiconductor wafer. The force-application component is operable to exert a force to the semiconductor wafer. The test structure also includes first and second test portions that are coupled to the interconnect structure. The first and second test portions are operable to measure an electrical performance associated with a predetermined region of the interconnect structure. The first and second test portions are operable to measure the electrical performance while the force is exerted to the semiconductor wafer.

摘要翻译： 提供了一种用于测试未封装的半导体晶片的测试结构。 测试结构包括耦合到半导体晶片的互连结构的施力部件。 力施加部件可操作以向半导体晶片施加力。 测试结构还包括耦合到互连结构的第一和第二测试部分。 第一和第二测试部分可操作以测量与互连结构的预定区域相关联的电性能。 第一和第二测试部分可操作以在力施加到半导体晶片时测量电气性能。

公开(公告)号：US20120091455A1

公开(公告)日：2012-04-19

申请号：US12984669

申请日：2011-01-05

申请人： Ying-Ju CHEN ,  Hsien-Wei CHEN ,  Hao-Yi TSAI ,  Mirng-Ji LII

发明人： Ying-Ju CHEN ,  Hsien-Wei CHEN ,  Hao-Yi TSAI ,  Mirng-Ji LII

IPC分类号： H01L23/485 ,  H01L29/06

CPC分类号： H01L22/34 ,  H01L22/32 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53209 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/5383 ,  H01L24/05 ,  H01L29/0649 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/14 ,  H01L2924/00

摘要： A pad structure in a semiconductor wafer for wafer testing is described. The pad structure includes at least two metal pads connected there-between by a plurality of conductive vias in one or more insulation layers. A plurality of contact bars in contact with the bottom-most metal pad extends substantially vertically from the bottom-most metal pad into the substrate. An isolation structure substantially surrounds the plurality of contact bars to isolate the pad structure.

摘要翻译： 描述用于晶片测试的半导体晶片中的焊盘结构。 焊盘结构包括至少两个连接在其上的金属焊盘，其间由一个或多个绝缘层中的多个导电通孔组成。 与最底部的金属焊盘接触的多个接触棒从最底部的金属焊盘基本垂直地延伸到衬底中。 隔离结构基本上围绕多个接触杆以隔离垫结构。

公开(公告)号：US08125233B2

公开(公告)日：2012-02-28

申请号：US12704252

申请日：2010-02-11

申请人： Hsien-Wei Chen ,  Shih-Hsun Hsu ,  Hao-Yi Tsai ,  Shin-Puu Jeng

发明人： Hsien-Wei Chen ,  Shih-Hsun Hsu ,  Hao-Yi Tsai ,  Shin-Puu Jeng

IPC分类号： G01R31/26

CPC分类号： G01R31/2884 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit parametric testline providing increased test pattern areas is disclosed. The testline comprises a dielectric layer over a substrate, a plurality of probe pads over the dielectric layer, and a first device under test (DUT) formed in the testline in a space underlying the probe pads. The testline may also include a second DUT, which is formed in a space underlying the probe pads overlying the first DUT in an overlaying configuration. The testline may further include a polygon shaped probe pad structure providing an increased test pattern area between adjacent probe pads.

摘要翻译： 公开了一种提供增加的测试图案区域的集成电路参数测试线。 测试线包括衬底上的电介质层，电介质层上的多个探针焊盘，以及形成在探针焊盘下方空间中的测试线中的第一被测器件（DUT）。 测试线还可以包括第二DUT，其以覆盖配置形成在覆盖第一DUT的探针焊盘下方的空间中。 测试线还可以包括多边形形状的探针焊盘结构，其提供相邻探针焊盘之间增加的测试图案区域。

公开(公告)号：US20120018875A1

公开(公告)日：2012-01-26

申请号：US12840900

申请日：2010-07-21

申请人： Ching-Jung Yang ,  Chang-Pin Huang ,  Tzuan-Horng Liu ,  Michael Shou-Ming Tong ,  Ying-Ju Chen ,  Tung-Liang Shao ,  Hsien-Wei Chen ,  Hao-Yi Tsai ,  Mirng-Ji Lii

发明人： Ching-Jung Yang ,  Chang-Pin Huang ,  Tzuan-Horng Liu ,  Michael Shou-Ming Tong ,  Ying-Ju Chen ,  Tung-Liang Shao ,  Hsien-Wei Chen ,  Hao-Yi Tsai ,  Mirng-Ji Lii

IPC分类号： H01L23/498

CPC分类号： H01L24/81 ,  H01L21/563 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/73 ,  H01L24/93 ,  H01L25/0657 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/11464 ,  H01L2224/11849 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2224/81424 ,  H01L2224/81439 ,  H01L2224/81447 ,  H01L2224/81464 ,  H01L2224/93 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

摘要： A die includes a metal pad, a passivation layer, and a patterned buffer layer over the passivation layer. The patterned buffer layer includes a plurality of discrete portions separated from each other. An under-bump-metallurgy (UBM) is formed in an opening in the patterned buffer layer and an opening in the passivation layer. A metal bump is formed over and electrically coupled to the UBM.

摘要翻译： 模具包括金属焊盘，钝化层和钝化层上的图案化缓冲层。 图案化缓冲层包括彼此分离的多个离散部分。 在图案化缓冲层的开口和钝化层中的开口上形成凸块下冶金（UBM）。 在UBM上形成电耦合的金属凸块。

公开(公告)号：US20110062597A1

公开(公告)日：2011-03-17

申请号：US12946930

申请日：2010-11-16

申请人： Benson LIU ,  Hsien-Wei Chen ,  Shin-Puu Jeng ,  Hao-Yi Tsai

发明人： Benson LIU ,  Hsien-Wei Chen ,  Shin-Puu Jeng ,  Hao-Yi Tsai

IPC分类号： H01L25/07

CPC分类号： H01L25/0657 ,  H01L2224/16225 ,  H01L2224/48227 ,  H01L2225/06555 ,  H01L2225/06589 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2224/0401

摘要： A package structure includes a substrate, a first die and at least one second die. The substrate includes a first pair of parallel edges and a second pair of parallel edges. The first die is mounted over the substrate. The first die includes a third pair of parallel edges and a fourth pair of parallel edges, wherein the third pair of parallel edges and the fourth pair of parallel edges are not parallel to the first pair of parallel edges and the second pair of parallel edges, respectively. The at least one second die is mounted over the first die.

摘要翻译： 封装结构包括衬底，第一管芯和至少一个第二管芯。 衬底包括第一对平行边缘和第二对平行边缘。 第一个模具安装在基板上。 第一管芯包括第三对平行边缘和第四对平行边缘，其中第三对平行边缘和第四对平行边缘不平行于第一对平行边缘和第二对平行边缘， 分别。 至少一个第二管芯安装在第一管芯上。

公开(公告)号：US20110031618A1

公开(公告)日：2011-02-10

申请号：US12813763

申请日：2010-06-11

申请人： Chen-Hua Yu ,  Shin-Puu Jeng ,  Hao-Yi Tsai ,  Hsien-Wei Chen

发明人： Chen-Hua Yu ,  Shin-Puu Jeng ,  Hao-Yi Tsai ,  Hsien-Wei Chen

IPC分类号： H01L23/498

CPC分类号： H01L24/11 ,  H01L23/3192 ,  H01L2224/0401 ,  H01L2224/05006 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/05655 ,  H01L2224/13006 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/013

摘要： An integrated circuit structure includes a semiconductor substrate, and an active device formed at a front surface of the semiconductor substrate. A bond pad is over the front surface of the semiconductor substrate. The bond pad has a first dimension in a first direction parallel to the front surface of the semiconductor substrate. A bump ball is over the bond pad, wherein the bump ball has a diameter in the first direction, and wherein an enclosure of the first dimension and the diameter is greater than about −1 μm.

摘要翻译： 集成电路结构包括半导体衬底和形成在半导体衬底的前表面的有源器件。 接合焊盘在半导体衬底的前表面之上。 接合焊盘在与半导体基板的前表面平行的第一方向上具有第一尺寸。 凸块球在接合垫上方，其中凸块球具有在第一方向上的直径，并且其中第一尺寸和直径的外壳大于约-1μm。

公开(公告)号：US07811866B2

公开(公告)日：2010-10-12

申请号：US11390951

申请日：2006-03-27

申请人： Hao-Yi Tsai ,  Shang-Yun Hou ,  Anbiarshy N. F. Wu ,  Chia-Lun Tsai ,  Shin-Puu Jeng

发明人： Hao-Yi Tsai ,  Shang-Yun Hou ,  Anbiarshy N. F. Wu ,  Chia-Lun Tsai ,  Shin-Puu Jeng

IPC分类号： H01L21/82

CPC分类号： H01L23/5258 ,  H01L24/11 ,  H01L2224/13099 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14

摘要： An integrated circuit structure comprising a fuse and a method for forming the same are provided. The integrated circuit structure includes a substrate, an interconnection structure over the substrate, a fuse connected to the interconnection structure, and an anti-reflective coating (ARC) on the fuse. The ARC has an increased thickness and acts as a remaining oxide, and no further remaining passivation layer exists on the ARC.

摘要翻译： 提供一种包括熔丝的集成电路结构及其形成方法。 集成电路结构包括衬底，衬底上的互连结构，连接到互连结构的熔丝以及熔丝上的抗反射涂层（ARC）。 ARC具有增加的厚度并用作剩余氧化物，并且ARC上不存在进一步的剩余钝化层。