公开(公告)号：US08702479B2

公开(公告)日：2014-04-22

申请号：US12979123

申请日：2010-12-27

申请人： Ping Huang ,  Diane Scott ,  James P. LaCasse ,  William C. Allison

发明人： Ping Huang ,  Diane Scott ,  James P. LaCasse ,  William C. Allison

IPC分类号： B24D11/00

CPC分类号： B24B37/24 ,  B24B37/26

摘要： Polishing pads with multi-modal distributions of pore diameters are described. Methods of fabricating polishing pads with multi-modal distributions of pore diameters are also described.

摘要翻译： 描述了具有多孔分布孔径的抛光垫。 还描述了制造具有多孔分布的孔径的抛光垫的方法。

公开(公告)号：US08642385B2

公开(公告)日：2014-02-04

申请号：US13205864

申请日：2011-08-09

申请人： Yan Xun Xue ,  Ping Huang ,  Yueh-Se Ho ,  Hamza Yilmaz ,  Jun Lu ,  Ming-Chen Lu

发明人： Yan Xun Xue ,  Ping Huang ,  Yueh-Se Ho ,  Hamza Yilmaz ,  Jun Lu ,  Ming-Chen Lu

IPC分类号： H01L23/498 ,  H01L21/78

CPC分类号： H01L21/76898 ,  H01L21/561 ,  H01L21/6836 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2221/6834 ,  H01L2221/68359 ,  H01L2221/68377 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05571 ,  H01L2224/1184 ,  H01L2224/13009 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/05552

摘要： The present invention proposes a package for semiconductor device and the fabrication method for integrally encapsulating a whole semiconductor chip within a molding compound. In the semicondcutor device package, bonding pads distributed on the top of the chip are redistributed into an array of redistributed bonding pads located in an dielectric layer by utilizing the redistribution technique. The electrodes or signal terminals on the top of the semiconductor chip are connected to an electrode metal segment on the bottom of the chip by conductive materials filled in through holes formed in a silicon substrate of a semiconductor wafer. Furthermore, the top molding portion and the bottom molding portion seal the semiconductor chip completely, thus providing optimum mechanical and electrical protections.

摘要翻译： 本发明提出了一种用于半导体器件的封装以及用于将整个半导体芯片整体封装在模塑料中的制造方法。 在半封装器件封装中，通过利用再分配技术，分布在芯片顶部的焊盘重新分布到位于介质层中的再分布焊盘的阵列中。 半导体芯片的顶部上的电极或信号端子通过填充在半导体晶片的硅衬底中形成的通孔中的导电材料连接到芯片底部的电极金属段。 此外，顶部模制部分和底部模制部分完全密封半导体芯片，从而提供最佳的机械和电气保护。

公开(公告)号：US20130324020A1

公开(公告)日：2013-12-05

申请号：US13488149

申请日：2012-06-04

申请人： Paul Andre Lefevre ,  William C. Allison ,  James P. LaCasse ,  Diane Scott ,  Alexander William Simpson ,  Ping Huang ,  Leslie M. Charns

发明人： Paul Andre Lefevre ,  William C. Allison ,  James P. LaCasse ,  Diane Scott ,  Alexander William Simpson ,  Ping Huang ,  Leslie M. Charns

IPC分类号： B24D11/00 ,  B24D18/00

CPC分类号： B24B37/205 ,  B24B37/16 ,  B24B37/22 ,  B24B37/26 ,  B24D11/003 ,  B24D18/0009

摘要： Polishing pads with a polishing surface layer having an aperture or opening above a transparent foundation layer are described. In an example, a polishing pad for polishing a substrate includes a foundation layer having a global top surface and a transparent region. A polishing surface layer is attached to the global top surface of the foundation layer. The polishing surface layer has a polishing surface and a back surface. An aperture is disposed in the polishing pad from the back surface through to the polishing surface of the polishing surface layer, and aligned with the transparent region of the foundation layer. The foundation layer provides an impermeable seal for the aperture at the back surface of the polishing surface layer. Methods of fabricating such polishing pads are also described.

摘要翻译： 描述具有在透明基底层上方具有开口或开口的抛光表面层的抛光垫。 在一个实例中，用于抛光衬底的抛光垫包括具有全局顶表面和透明区域的基础层。 抛光表面层附着到基础层的全局顶表面上。 抛光表面层具有抛光表面和后表面。 在抛光垫中从研磨表面层的后表面到抛光表面设置孔，并与基底层的透明区域对齐。 基础层为抛光表面层的后表面处的孔提供不可渗透的密封。 还描述了制造这种抛光垫的方法。

公开(公告)号：US08569169B2

公开(公告)日：2013-10-29

申请号：US13273219

申请日：2011-10-13

申请人： Yueh-Se Ho ,  Yan Xun Xue ,  Ping Huang

发明人： Yueh-Se Ho ,  Yan Xun Xue ,  Ping Huang

IPC分类号： H01L21/44

CPC分类号： H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L29/781 ,  H01L2224/04105 ,  H01L2224/05016 ,  H01L2224/05026 ,  H01L2224/05073 ,  H01L2224/051 ,  H01L2224/05562 ,  H01L2224/06102 ,  H01L2224/06181 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/05552

摘要： A bottom source power metal-oxide-semiconductor field-effect transistor (MOSFET) device includes a gate electrode and a source electrode formed on an initial insulation layer on a first surface of a semiconductor chip and a drain electrode formed on a second surface of the semiconductor chip. The source electrode includes a source metal, a source electrode bump formed on the source metal and a source electrode metal layer on top of the source electrode bump. A first insulation layer covers the gate electrode. A through via aligned to the gate electrode is formed from the second surface of the chip to expose a portion of the gate electrode from the second surface.

摘要翻译： 底部源极功率金属氧化物半导体场效应晶体管（MOSFET）器件包括形成在半导体芯片的第一表面上的初始绝缘层上的栅电极和源电极，以及形成在半导体芯片的第二表面上的漏电极 半导体芯片 源电极包括源极金属，形成在源极金属上的源极电极凸点和源极电极凸起顶部上的源电极金属层。 第一绝缘层覆盖栅电极。 从芯片的第二表面形成与栅电极对准的贯通孔，以将栅电极的一部分从第二表面露出。

公开(公告)号：US08564110B2

公开(公告)日：2013-10-22

申请号：US13480391

申请日：2012-05-24

申请人： Yan Xun Xue ,  Yueh-Se Ho ,  Hamza Yilmaz ,  Jun Lu ,  Lei Shi ,  Liang Zhao ,  Ping Huang

发明人： Yan Xun Xue ,  Yueh-Se Ho ,  Hamza Yilmaz ,  Jun Lu ,  Lei Shi ,  Liang Zhao ,  Ping Huang

IPC分类号： H01L23/495

CPC分类号： H01L24/73 ,  H01L23/3107 ,  H01L23/49513 ,  H01L23/49524 ,  H01L23/49548 ,  H01L23/49562 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L24/84 ,  H01L24/92 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/06181 ,  H01L2224/11334 ,  H01L2224/1146 ,  H01L2224/1184 ,  H01L2224/131 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/16245 ,  H01L2224/2784 ,  H01L2224/291 ,  H01L2224/3015 ,  H01L2224/32245 ,  H01L2224/371 ,  H01L2224/40247 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/83101 ,  H01L2224/83385 ,  H01L2224/83801 ,  H01L2224/84385 ,  H01L2224/84801 ,  H01L2224/8485 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/16151 ,  H01L2924/167 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2224/92 ,  H01L2224/83 ,  H01L2224/84 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2224/48247 ,  H01L2924/01014 ,  H01L2924/00014 ,  H01L2224/73103 ,  H01L2924/00

摘要： A power semiconductor package has an ultra thin chip with front side molding to reduce substrate resistance; a lead frame unit with grooves located on both side leads provides precise positioning for connecting numerous bridge-shaped metal clips to the front side of the side leads. The bridge-shaped metal clips are provided with bridge structure and half or fully etched through holes for relieving superfluous solder during manufacturing process.

摘要翻译： 功率半导体封装具有超薄芯片，具有正面成型以降低基板电阻; 具有位于两侧引线上的凹槽的引线框单元提供精确的定位，用于将多个桥形金属夹连接到侧引线的前侧。 桥形金属夹具有桥结构和半或完全蚀刻的通孔，用于在制造过程中缓解多余的焊料。

公开(公告)号：US08307094B2

公开(公告)日：2012-11-06

申请号：US12452641

申请日：2007-07-20

申请人： Ping Huang ,  Zhikun Wan ,  Zhiyuan Hu ,  Xiaorong Jin

发明人： Ping Huang ,  Zhikun Wan ,  Zhiyuan Hu ,  Xiaorong Jin

IPC分类号： G06F15/16

CPC分类号： H04L65/1073 ,  H04L65/1016 ,  H04W8/26 ,  H04W60/04

摘要： The invention provides a method for processing register request, network element, and a communication system. The method for processing a register request of a terminal in a communication system that comprises a first network element (GSN) for providing IP networking service to said terminal, a second network element (P-CSCF) for providing SIP proxy service to said terminal, a third network element (S-CSCF) for providing SIP subscriber service to said terminal, and a fourth network element (HSS) for storing information about said terminal including said terminal's address; wherein the communication system further comprises a fifth network element (NAPT) for translating said terminal's address in between said first network element and said second network element; said method comprise: determining whether a message issued by said terminal for said register request has undergone Network Address Port Translation; indicating an address for address verification in said message based on the determination whether said message has undergone Network Address Port Translation; and verifying the address for address verification in said message against the information stored in said fourth network element.

摘要翻译： 本发明提供了一种处理注册请求，网元和通信系统的方法。 一种用于处理通信系统中的终端的注册请求的方法，该通信系统包括用于向所述终端提供IP联网服务的第一网元（GSN），用于向所述终端提供SIP代理服务的第二网元（P-CSCF） 用于向所述终端提供SIP用户业务的第三网元（S-CSCF）和用于存储关于包括所述终端地址的所述终端的信息的第四网元（HSS） 其中所述通信系统还包括用于在所述第一网络元件和所述第二网络元件之间转换所述终端的地址的第五网络元件（NAPT） 所述方法包括：确定所述终端为所述注册请求发出的消息是否经历了网络地址端口转换; 基于所述消息是否已经经历了网络地址端口转换的确定，指示所述消息中的地址验证地址; 以及根据存储在所述第四网络元件中的信息来验证所述消息中的地址验证的地址。

公开(公告)号：US08242129B2

公开(公告)日：2012-08-14

申请号：US12597275

申请日：2008-04-25

申请人： Amy L. Tsuhako ,  Naing Aay ,  S. David Brown ,  Wai Ki Vicky Chan ,  Hongwang Du ,  Ping Huang ,  Brian Kane ,  Patrick Kearney ,  Moon Hwan Kim ,  Elena S. Koltun ,  Michael Pack ,  Wei Xu ,  Peiwen Zhou

发明人： Amy L. Tsuhako ,  Naing Aay ,  S. David Brown ,  Wai Ki Vicky Chan ,  Hongwang Du ,  Ping Huang ,  Brian Kane ,  Patrick Kearney ,  Moon Hwan Kim ,  Elena S. Koltun ,  Michael Pack ,  Wei Xu ,  Peiwen Zhou

IPC分类号： A61K31/505

CPC分类号： C07D213/64 ,  C07D239/36 ,  C07D401/12 ,  C07D403/12 ,  C07D405/12 ,  C07D407/12 ,  C07D409/04 ,  C07D409/12 ,  C07D413/04

摘要： A compound having Formula I or II (Formula I) or (Formula II), or a pharmaceutically acceptable salt thereof, wherein X, Z, R1, R2, R11 and R12 are as defined in the specification; pharmaceutical compositions thereof; and methods of use thereof.

摘要翻译： 具有式I或II（式I）或（式II）的化合物或其药学上可接受的盐，其中X，Z，R 1，R 2，R 11和R 12如说明书中所定义; 其药物组合物; 及其使用方法。

公开(公告)号：US20120142165A1

公开(公告)日：2012-06-07

申请号：US13045522

申请日：2011-03-10

申请人： Ping Huang ,  Ruisheng Wu ,  Yi Chen ,  Lei Duan ,  Wei Chen ,  Lihua Bao

发明人： Ping Huang ,  Ruisheng Wu ,  Yi Chen ,  Lei Duan ,  Wei Chen ,  Lihua Bao

IPC分类号： H01L21/78

CPC分类号： H01L21/561 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/13 ,  H01L24/96 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/11849 ,  H01L2224/13111 ,  H01L2224/96 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/014 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2924/00

摘要： A preparation process of wafer level chip scale packaging that prevents damaging a wafer in molding process is disclosed. In this process, a grinding grove is formed at a top side and around the edge of a wafer before molding is performed. The grinding groove effectively prevents the molding material from overflowing to the edge of the wafer, which avoids the damage of the wafer.

摘要翻译： 公开了一种在成型工艺中防止损坏晶片的晶片级芯片级封装的制备工艺。 在该方法中，在进行模制之前，在晶片的边缘的顶侧和周围形成研磨槽。 研磨槽有效地防止模塑材料溢出到晶片的边缘，这避免了晶片的损坏。

公开(公告)号：US20120094586A1

公开(公告)日：2012-04-19

申请号：US12979123

申请日：2010-12-27

申请人： Ping Huang ,  Diane Scott ,  James P. LaCasse ,  William C. Allison

发明人： Ping Huang ,  Diane Scott ,  James P. LaCasse ,  William C. Allison

IPC分类号： B24B37/04 ,  B29C44/04

CPC分类号： B24B37/24 ,  B24B37/26

摘要： Polishing pads with multi-modal distributions of pore diameters are described. Methods of fabricating polishing pads with multi-modal distributions of pore diameters are also described.

摘要翻译： 描述了具有多孔分布孔径的抛光垫。 还描述了制造具有多孔分布的孔径的抛光垫的方法。

公开(公告)号：US20120009855A1

公开(公告)日：2012-01-12

申请号：US12832908

申请日：2010-07-08

申请人： William Allison ,  Diane Scott ,  Robert Kerprich ,  Ping Huang ,  Richard Frentzel

发明人： William Allison ,  Diane Scott ,  Robert Kerprich ,  Ping Huang ,  Richard Frentzel

IPC分类号： B24D11/00 ,  B24D3/32 ,  B24D13/14

CPC分类号： B24B37/24 ,  B24B37/205 ,  B24B37/26 ,  B24D11/003 ,  B32B3/30 ,  B32B5/142 ,  B32B5/18 ,  B32B7/06 ,  B32B7/12 ,  B32B25/045 ,  B32B25/08 ,  B32B27/065 ,  B32B27/08 ,  B32B27/308 ,  B32B27/36 ,  B32B2266/0278 ,  B32B2266/08 ,  B32B2307/40 ,  B32B2307/41 ,  B32B2307/412 ,  B32B2307/536 ,  B32B2307/72 ,  B32B2307/732 ,  B32B2457/00 ,  C08G18/3206 ,  C08G18/7621

摘要： Soft polishing pads for polishing semiconductor substrates are described. A soft polishing pad includes a molded homogeneous polishing body having a thermoset, closed cell polyurethane material with a hardness approximately in the range of 20 Shore D to 45 Shore D.

摘要翻译： 描述了用于抛光半导体衬底的软抛光垫。 软抛光垫包括具有大约在20肖氏D至45肖氏硬度范围内的硬度的热固性闭孔聚氨酯材料的模制均匀抛光体。