公开(公告)号：US20150060762A1

公开(公告)日：2015-03-05

申请号：US14288824

申请日：2014-05-28

申请人： Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Young-soo PARK ,  Young-jo TAK

发明人： Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Young-soo PARK ,  Young-jo TAK

IPC分类号： H01L33/00 ,  H01L33/06

CPC分类号： H01L33/06 ,  H01L33/007 ,  H01L33/12 ,  H01L33/14 ,  H01L33/32

摘要： According to example embodiments, a semiconductor light emitting device includes a first semiconductor layer, a pit enlarging layer on the first semiconductor layer, an active layer on the pit enlarging layer, a hole injection layer, and a second semiconductor layer on the hole injection layer. The first semiconductor layer is doped a first conductive type. An upper surface of the pit enlarging layer and side surfaces of the active layer define pits having sloped surfaces on the dislocations. The pits are reverse pyramidal spaces. The hole injection layer is on a top surface of the active layer and the sloped surfaces of the pits. The second semiconductor layer doped a second conductive type that is different than the first conductive type.

摘要翻译： 根据示例性实施例，半导体发光器件包括第一半导体层，第一半导体层上的凹坑放大层，凹坑放大层上的有源层，空穴注入层和空穴注入层上的第二半导体层 。 第一半导体层掺杂有第一导电类型。 凹坑扩大层的上表面和活性层的侧表面限定了在位错上具有倾斜表面的凹坑。 凹坑是反锥形空间。 空穴注入层位于有源层的顶表面和凹坑的倾斜表面上。 第二半导体层掺杂与第一导电类型不同的第二导电类型。

公开(公告)号：US20150111369A1

公开(公告)日：2015-04-23

申请号：US14484456

申请日：2014-09-12

申请人： Jun-youn KIM ,  Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Young-soo PARK ,  Su-hee CHAE

发明人： Jun-youn KIM ,  Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Young-soo PARK ,  Su-hee CHAE

IPC分类号： H01L33/00 ,  H01S5/343 ,  H01L33/32 ,  H01L33/06 ,  H01L33/12

CPC分类号： H01L33/0025 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L33/007 ,  H01L33/0079 ,  H01L33/12 ,  H01L33/32

摘要： A semiconductor buffer structure includes a silicon substrate, a nucleation layer formed on the silicon substrate, and a buffer layer formed on the nucleation layer. The buffer layer includes a first layer formed of a nitride semiconductor material having a uniform composition rate, a second layer formed of the same material as the nucleation layer on the first layer, and a third layer formed of the same material with the same composition ratio as the first layer on the second layer.

摘要翻译： 半导体缓冲结构包括硅衬底，形成在硅衬底上的成核层和形成在成核层上的缓冲层。 缓冲层包括由具有均匀组成比的氮化物半导体材料形成的第一层，由与第一层上的成核层相同的材料形成的第二层和由相同组成比的相同材料形成的第三层 作为第二层的第一层。

公开(公告)号：US20140045284A1

公开(公告)日：2014-02-13

申请号：US13963476

申请日：2013-08-09

申请人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L33/12

CPC分类号： H01L33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L33/0066 ,  H01L33/0079

摘要： A method of manufacturing a semiconductor device includes forming a silicon substrate, forming a buffer layer on the silicon substrate, and forming a nitride semiconductor layer on the buffer layer. The buffer layer includes a first layer, a second layer, and a third layer. The first layer includes AlxInyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1) and has a lattice constant LP1 that is smaller than a lattice constant LP0 of the silicon substrate. The second layer is formed on the first layer, includes AlxInyGa1-x-yN (0≦x

摘要翻译： 制造半导体器件的方法包括形成硅衬底，在硅衬底上形成缓冲层，并在缓冲层上形成氮化物半导体层。 缓冲层包括第一层，第二层和第三层。 第一层包括Al x In y Ga 1-x-y N（0 @ x @ 1，0 @ y @ 1，x @ x + y @ 1），并且具有小于硅衬底的晶格常数LP0的晶格常数LP1。 第二层形成在第一层上，包括Al x In y Ga 1-x-y N（0≤x≤1,0≤y≤1,0@ x + y <1），并且具有大于LP1的晶格常数LP2， 小于LP0。 第三层形成在第二层上，包括Al x In y Ga 1-x-y N（0≤x≤1,0≤y≤1,0@ x + y <1），并具有小于LP2的晶格常数LP3。

公开(公告)号：US20140042492A1

公开(公告)日：2014-02-13

申请号：US13835704

申请日：2013-03-15

申请人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L29/267 ,  H01L21/02

CPC分类号： H01L29/267 ,  G11C11/161 ,  H01L21/02104 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/2003

摘要： A semiconductor buffer structure may include a silicon substrate and a buffer layer that is formed on the silicon substrate. The buffer layer may include a first layer, a second layer formed on the first layer, and a third layer formed on the second layer. The first layer may include AlxInyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1) and have a lattice constant LP1 that is smaller than a lattice constant LP0 of the silicon substrate. The second layer may include AlxInyGa1-x-yN (0≦x

摘要翻译： 半导体缓冲结构可以包括硅衬底和形成在硅衬底上的缓冲层。 缓冲层可以包括第一层，形成在第一层上的第二层和形成在第二层上的第三层。 第一层可以包括Al x In y Ga 1-x-y N（0 @ x @ 1，0 @ y @ 1，x @ x + y @ 1），并且具有小于硅衬底的晶格常数LP0的晶格常数LP1。 第二层可以包括Al x In y Ga 1-x-y N（0 @ x <1,0

公开(公告)号：US20130334496A1

公开(公告)日：2013-12-19

申请号：US13838963

申请日：2013-03-15

申请人： Jae-kyun KIM ,  Jun-youn KIM ,  Young-jo TAK

发明人： Jae-kyun KIM ,  Jun-youn KIM ,  Young-jo TAK

IPC分类号： H01L29/205 ,  H01L21/02

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L29/155 ,  H01L29/2003

摘要： A semiconductor device includes a silicon substrate; a nitride nucleation layer disposed on the silicon substrate; at least one superlattice layer disposed on the nitride nucleation layer; and at least one gallium nitride-based semiconductor layer disposed on the superlattice layer. The at least one superlattice layer includes a stack of complex layers, each complex layer including a first layer and a second layer such that each of the complex layers has a plurality of nitride semiconductor layers having different compositions, at least one of the plurality of nitride semiconductor layers having a different thickness based on a location of the at least one nitride semiconductor layer within the stack, and at least one stress control layer having a thickness greater than a critical thickness for pseudomorphic growth.

摘要翻译： 半导体器件包括硅衬底; 设置在硅衬底上的氮化物成核层; 设置在所述氮化物成核层上的至少一个超晶格层; 以及设置在超晶格层上的至少一个氮化镓基半导体层。 所述至少一个超晶格层包括一叠复合层，每个复合层包括第一层和第二层，使得每个复合层具有多个具有不同组成的氮化物半导体层，多个氮化物中的至少一个 基于堆叠内的至少一个氮化物半导体层的位置具有不同厚度的半导体层，以及至少一个厚度大于伪晶生长的临界厚度的应力控制层。

公开(公告)号：US20130334495A1

公开(公告)日：2013-12-19

申请号：US13837992

申请日：2013-03-15

申请人： Dae-ho LIM ,  Joo-sung KIM ,  Jae-kyun KIM ,  Young-jo TAK

发明人： Dae-ho LIM ,  Joo-sung KIM ,  Jae-kyun KIM ,  Young-jo TAK

IPC分类号： H01L29/12 ,  H01L21/02

CPC分类号： H01L29/122 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L29/155 ,  H01L29/2003

摘要： A superlattice structure, and a semiconductor device including the same, include a plurality of pairs of layers are in a pattern repeated at least two times, in which a first layer and a second layer constitute a pair, the first layer is formed of AlxInyGa1-x-yN (where 0≦x and y≦1), the second layer is formed of AlaInbGa1-a-bN (where 0≦a, b≦1 and x≠a), the first and second layers have the same thickness, and a total thickness of each of the plurality of pairs of layers is different than each other.

摘要翻译： 超晶格结构以及包括该超晶格结构的半导体器件包括多层重叠至少两次的图案，其中第一层和第二层构成一对，第一层由Al x In y Ga 1- x-yN（其中0 @ x和y @ 1），第二层由AlaInbGa1-a-bN（其中0 @ a，b @ 1和x

公开(公告)号：US20150118800A1

公开(公告)日：2015-04-30

申请号：US14586048

申请日：2014-12-30

申请人： Young-jo TAK ,  Jae-won LEE ,  Young-soo PARK ,  Jun-youn KIM

发明人： Young-jo TAK ,  Jae-won LEE ,  Young-soo PARK ,  Jun-youn KIM

IPC分类号： H01L21/02

CPC分类号： H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0259 ,  H01L21/02642 ,  H01L21/02664 ,  H01L33/007 ,  H01L33/12 ,  H01L33/32

摘要： A semiconductor device includes a substrate, a buffer layer on the substrate, and a plurality of nitride semiconductor layers on the buffer layer. The semiconductor device further includes at least one masking layer and at least one inter layer between the plurality of nitride semiconductor layers. The at least one inter layer is on the at least one masking layer.

摘要翻译： 半导体器件包括衬底，衬底上的缓冲层和缓冲层上的多个氮化物半导体层。 半导体器件还包括至少一个掩模层和多个氮化物半导体层之间的至少一个层间层。 所述至少一层间层位于所述至少一个掩蔽层上。

公开(公告)号：US20140001438A1

公开(公告)日：2014-01-02

申请号：US13837336

申请日：2013-03-15

申请人： Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI ,  Young-jo TAK

发明人： Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI ,  Young-jo TAK

IPC分类号： H01L29/15 ,  H01L21/02

CPC分类号： H01L29/151 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02581 ,  H01L21/02587 ,  H01L29/2003

摘要： A semiconductor device includes a buffer structure on a silicon substrate, and at least one gallium nitride-based semiconductor layer on the buffer structure. The buffer structure includes a plurality of nitride semiconductor layers and a plurality of stress control layers that are alternately disposed with the plurality of nitride semiconductor layer. The plurality of stress control layers include a IV-IV group semiconductor material.

摘要翻译： 半导体器件包括在硅衬底上的缓冲结构和缓冲结构上的至少一个氮化镓基半导体层。 缓冲结构包括与多个氮化物半导体层交替设置的多个氮化物半导体层和多个应力控制层。 多个应力控制层包括IV-IV族半导体材料。

公开(公告)号：US20130139966A1

公开(公告)日：2013-06-06

申请号：US13619521

申请日：2012-09-14

申请人： Su-hee CHAE ,  Jun-youn KIM ,  Young-soo PARK ,  Jae-won LEE ,  Young-jo TAK ,  Hyun-gi HONG

发明人： Su-hee CHAE ,  Jun-youn KIM ,  Young-soo PARK ,  Jae-won LEE ,  Young-jo TAK ,  Hyun-gi HONG

IPC分类号： H01L21/306

CPC分类号： H01L21/67086 ,  H01L21/67346 ,  H01L33/0079

摘要： A jig for use in etching supports an etching target while an etching process is performed and surrounds a remaining region of the etching target except for a portion of the etching target, so as to expose the portion of the etching target. Accordingly, a stable support of the etching target during the etching process may be provided, and thus an etching of an undesired region may be prevented, and a stable production yield may be accomplished.

摘要翻译： 用于蚀刻的夹具在执行蚀刻处理的同时支持蚀刻目标，并且围绕除了蚀刻靶的一部分之外的蚀刻靶的剩余区域，以暴露蚀刻靶的部分。 因此，可以提供在蚀刻工艺期间对蚀刻靶的稳定支撑，因此可以防止对不需要的区域的蚀刻，并且可以实现稳定的生产率。