利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

70 条记录 (耗时 0.028 秒)

    Electrostatic discharge protection system
    1.
    发明授权
    Electrostatic discharge protection system 有权
    静电放电保护系统

    公开(公告)号：US09478529B2

    公开(公告)日：2016-10-25

    申请号：US14289083

    申请日：2014-05-28

    申请人： James W. Miller ,  Melanie Etherton ,  Alex P. Gerdemann ,  Mohamed S. Moosa ,  Jonathan M. Phillippe ,  Robert S. Ruth

    发明人： James W. Miller ,  Melanie Etherton ,  Alex P. Gerdemann ,  Mohamed S. Moosa ,  Jonathan M. Phillippe ,  Robert S. Ruth

    IPC分类号： H02H3/22 ,  H01L27/02 ,  H05K9/00 ,  H02H9/04 ,  H02H3/20 ,  H01L23/00

    CPC分类号： H01L27/0248 ,  H01L24/06 ,  H01L27/0292 ,  H01L27/0296 ,  H02H3/20 ,  H02H9/04 ,  H02H9/046 ,  H05K9/006

    摘要： An integrated circuit includes a plurality of I/O cells, each including a portion of the first power bus, a portion of the second power bus, and an I/O pad coupled between the portions of the first and second power buses. A first set of the plurality of I/O cells is arranged along a die edge of the integrated circuit. A second set of the plurality of I/O cells is arranged along the die edge between the first set and the die edge. For each I/O cell in the first set, the portion of the first power bus is physically connected to the portion of the first power bus of an abutting I/O cell of the second set at a boundary between the I/O cell of the first set and the abutting I/O cell of the second set. The integrated circuit includes an ESD clamp and a trigger circuit.

    摘要翻译： 集成电路包括多个I / O单元，每个I / O单元包括第一电力总线的一部分，第二电力总线的一部分以及耦合在第一和第二电力总线的部分之间的I / O焊盘。 多个I / O单元的第一组沿着集成电路的管芯边缘布置。 多个I / O单元的第二组沿着模具边缘布置在第一组和模具边缘之间。 对于第一组中的每个I / O单元，第一功率总线的部分物理地连接到第二组的I / O单元之间的边界处的第二组的邻接I / O单元的第一功率总线的部分 第一组和第二组的邻接I / O单元。 集成电路包括ESD钳位和触发电路。

    ELECTROSTATIC DISCHARGE PROTECTION SYSTEM
    2.
    发明申请
    ELECTROSTATIC DISCHARGE PROTECTION SYSTEM 有权
    静电放电保护系统

    公开(公告)号：US20150349522A1

    公开(公告)日：2015-12-03

    申请号：US14289083

    申请日：2014-05-28

    申请人： James W. Miller ,  Melanie Etherton ,  Alex P. Gerdemann ,  Mohamed S. Moosa ,  Jonathan M. Phillippe ,  Robert S. Ruth

    发明人： James W. Miller ,  Melanie Etherton ,  Alex P. Gerdemann ,  Mohamed S. Moosa ,  Jonathan M. Phillippe ,  Robert S. Ruth

    IPC分类号： H02H9/04

    CPC分类号： H01L27/0248 ,  H01L24/06 ,  H01L27/0292 ,  H01L27/0296 ,  H02H3/20 ,  H02H9/04 ,  H02H9/046 ,  H05K9/006

    摘要： An integrated circuit includes a plurality of I/O cells, each including a portion of the first power bus, a portion of the second power bus, and an I/O pad coupled between the portions of the first and second power buses. A first set of the plurality of I/O cells is arranged along a die edge of the integrated circuit. A second set of the plurality of I/O cells is arranged along the die edge between the first set and the die edge. For each I/O cell in the first set, the portion of the first power bus is physically connected to the portion of the first power bus of an abutting I/O cell of the second set at a boundary between the I/O cell of the first set and the abutting I/O cell of the second set. The integrated circuit includes an ESD clamp and a trigger circuit.

    摘要翻译： 集成电路包括多个I / O单元，每个I / O单元包括第一电力总线的一部分，第二电力总线的一部分以及耦合在第一和第二电力总线的部分之间的I / O焊盘。 多个I / O单元的第一组沿着集成电路的管芯边缘布置。 多个I / O单元的第二组沿着模具边缘布置在第一组和模具边缘之间。 对于第一组中的每个I / O单元，第一功率总线的部分物理连接到第二组的I / O单元之间的边界处的第二组的邻接I / O单元的第一功率总线的部分 第一组和第二组的邻接I / O单元。 集成电路包括ESD钳位和触发电路。

    I/O cell ESD system
    3.
    发明授权
    I/O cell ESD system 有权
    I / O单元ESD系统

    公开(公告)号：US09064938B2

    公开(公告)日：2015-06-23

    申请号：US13905275

    申请日：2013-05-30

    申请人： Melanie Etherton ,  Alexey Gilgur ,  James W. Miller ,  Jonathan M. Phillippe ,  Robert S. Ruth

    发明人： Melanie Etherton ,  Alexey Gilgur ,  James W. Miller ,  Jonathan M. Phillippe ,  Robert S. Ruth

    IPC分类号： H01L21/768 ,  H01L23/535 ,  H01L27/02

    CPC分类号： H01L21/76895 ,  H01L27/0296 ,  H01L2224/05554

    摘要： An integrated circuit including an ESD network including a portion located in ESD subareas of a plurality of I/O cells where the ESD subareas are arranged in a row traversing the plurality of I/O cells. The ESD network includes ESD clamp cells and ESD trigger circuit cells wherein a portion of the network is located in the row. In some examples, the row includes an ESD trigger circuit cell with a portion in one subarea of one ESD subarea of one I/O cell and a second portion in a second ESD subarea of another I/O cell. Also described herein is a method for producing an integrated circuit layout with an ESD network.

    摘要翻译： 一种包括ESD网络的集成电路，其包括位于多个I / O单元的ESD子区域中的部分，其中ESD子区域布置成穿过多个I / O单元的行。 ESD网络包括ESD钳位单元和ESD触发电路单元，其中网络的一部分位于该行中。 在一些示例中，行包括ESD触发电路单元，其具有一个I / O单元的一个ESD子区域的一个子区域中的一部分，以及另一个I / O单元的第二ESD子区域中的第二部分。 本文还描述了一种用于产生具有ESD网络的集成电路布局的方法。

    DISTRIBUTION OF ELECTROSTATIC DISCHARGE (ESD) CIRCUITRY WITHIN AN INTEGRATED CIRCUIT
    4.
    发明申请
    DISTRIBUTION OF ELECTROSTATIC DISCHARGE (ESD) CIRCUITRY WITHIN AN INTEGRATED CIRCUIT 有权
    集成电路中静电放电（ESD）电路的分布

    公开(公告)号：US20100165522A1

    公开(公告)日：2010-07-01

    申请号：US12345507

    申请日：2008-12-29

    申请人： Michael A. Stockinger ,  Anthony G. Dunne ,  Alex P. Gerdemann ,  James W. Miller ,  Daniel J. O'Hare ,  Paul J. Sheridan ,  Jeannie Han Millaway

    发明人： Michael A. Stockinger ,  Anthony G. Dunne ,  Alex P. Gerdemann ,  James W. Miller ,  Daniel J. O'Hare ,  Paul J. Sheridan ,  Jeannie Han Millaway

    IPC分类号： H02H9/04 ,  G06F17/50

    CPC分类号： G06F17/5068 ,  H01L23/60 ,  H01L24/14 ,  H01L27/0251 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00

    摘要： Embodiments of the present disclosure provide an integrated circuit (IC) or semiconductor device. This semiconductor device includes a number of I/O pads or bumps on an outer surface of the semiconductor device, a number of electrostatic discharge (ESD) protection cells and functional modules. Individual ESD protection cells couple to and are downstream of individual I/O pads. Functional modules coupled to and are downstream of individual ESD protection cells. The ESD protection cells protect circuitry within the functional module from electrostatic discharge events. A rail clamp may provide an ESD discharge path between a first power supply bus and a second power supply bus. The ESD protection cells may be collected in groups to form clusters (with linear or irregular placement patterns). These clusters may be distributed autarchically across the semiconductor device overlapping one or more functional modules or within spaces or gaps between the functional modules.

    摘要翻译： 本公开的实施例提供集成电路（IC）或半导体器件。 该半导体器件包括在半导体器件的外表面上的多个I / O焊盘或凸块，多个静电放电（ESD）保护电池和功能模块。 单独的ESD保护电池耦合到各个I / O焊盘并且位于各个I / O焊盘的下游 功能模块耦合到单个ESD保护单元的下游。 ESD保护单元保护功能模块内的电路免受静电放电事件的影响。 导轨夹可以在第一电源总线和第二电源总线之间提供ESD放电路径。 ESD保护电池可以以组形式收集以形成簇（具有线性或不规则布置图案）。 这些集群可以跨越跨越半导体器件的一个或多个功能模块或者在功能模块之间的空间或间隙中自发地分布。

    Distributed electrostatic discharge protection circuit with varying clamp size
    5.
    发明授权
    Distributed electrostatic discharge protection circuit with varying clamp size 有权
    具有不同钳位尺寸的分布式静电放电保护电路

    公开(公告)号：US07589945B2

    公开(公告)日：2009-09-15

    申请号：US11513638

    申请日：2006-08-31

    申请人： James W. Miller ,  Melanie Etherton ,  Michael G. Khazhinsky ,  Michael Stockinger

    发明人： James W. Miller ,  Melanie Etherton ,  Michael G. Khazhinsky ,  Michael Stockinger

    IPC分类号： H02H9/00

    CPC分类号： H02H9/046 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated circuit includes a first I/O cell disposed at a substrate, the first I/O cell including a first electrostatic discharge (ESD) clamp transistor device. The first ESD clamp transistor device includes a control electrode, a first current electrode coupled to a first voltage reference bus, and second current electrode coupled to a second voltage reference bus. The first ESD clamp transistor device has a first channel width. The integrated circuit further includes a second I/O cell including a second ESD clamp transistor device. The second ESD clamp transistor device includes a control electrode, a first current electrode coupled to the first voltage reference bus, and second current electrode coupled to the second voltage reference bus. The second ESD clamp transistor device has a second channel width different than the first channel width.

    摘要翻译： 集成电路包括设置在基板上的第一I / O单元，第一I / O单元包括第一静电放电（ESD）钳位晶体管器件。 第一ESD钳位晶体管器件包括控制电极，耦合到第一电压参考总线的第一电流电极和耦合到第二电压参考总线的第二电流电极。 第一ESD钳位晶体管器件具有第一通道宽度。 集成电路还包括具有第二ESD钳位晶体管器件的第二I / O单元。 第二ESD钳位晶体管器件包括控制电极，耦合到第一电压参考总线的第一电流电极和耦合到第二电压参考总线的第二电流电极。 第二ESD钳位晶体管器件具有与第一通道宽度不同的第二通道宽度。

    Distributed electrostatic discharge protection circuit with varying clamp size
    6.
    发明申请
    Distributed electrostatic discharge protection circuit with varying clamp size 有权
    具有不同钳位尺寸的分布式静电放电保护电路

    公开(公告)号：US20080062596A1

    公开(公告)日：2008-03-13

    申请号：US11513638

    申请日：2006-08-31

    申请人： James W. Miller ,  Melanie Etherton ,  Michael G. Khazhinsky ,  Michael Stockinger

    发明人： James W. Miller ,  Melanie Etherton ,  Michael G. Khazhinsky ,  Michael Stockinger

    IPC分类号： H02H9/00

    CPC分类号： H02H9/046 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated circuit includes a first I/O cell disposed at a substrate, the first I/O cell including a first electrostatic discharge (ESD) clamp transistor device. The first ESD clamp transistor device includes a control electrode, a first current electrode coupled to a first voltage reference bus, and second current electrode coupled to a second voltage reference bus. The first ESD clamp transistor device has a first channel width. The integrated circuit further includes a second I/O cell including a second ESD clamp transistor device. The second ESD clamp transistor device includes a control electrode, a first current electrode coupled to the first voltage reference bus, and second current electrode coupled to the second voltage reference bus. The second ESD clamp transistor device has a second channel width different than the first channel width.

    摘要翻译： 集成电路包括设置在基板上的第一I / O单元，第一I / O单元包括第一静电放电（ESD）钳位晶体管器件。 第一ESD钳位晶体管器件包括控制电极，耦合到第一电压参考总线的第一电流电极和耦合到第二电压参考总线的第二电流电极。 第一ESD钳位晶体管器件具有第一通道宽度。 集成电路还包括具有第二ESD钳位晶体管器件的第二I / O单元。 第二ESD钳位晶体管器件包括控制电极，耦合到第一电压参考总线的第一电流电极和耦合到第二电压参考总线的第二电流电极。 第二ESD钳位晶体管器件具有与第一通道宽度不同的第二通道宽度。

    TORSION BLADE PIVOT WINDMILL
    8.
    发明申请
    TORSION BLADE PIVOT WINDMILL 审中-公开

    公开(公告)号：US20110020133A1

    公开(公告)日：2011-01-27

    申请号：US12897048

    申请日：2010-10-04

    申请人： James W. Miller

    发明人： James W. Miller

    IPC分类号： F03D1/00

    CPC分类号： F03D1/0658 ,  F03D1/0608 ,  F05B2240/30 ,  Y02E10/721 ,  Y02E10/726

    摘要： A pair of airfoil blades having a longitudinal axis coincident with one another. Each blade is bent at the center on the plane of the chord. Each blade has an airfoil tip blade placed at the outer most trailing edge. The blades are affixed by their root ends to opposite ends of a torsion shaft. The blade chords are offset from one another, which defines a blade pitch angle. The torsion shaft is journaled perpendicular through a driveshaft, whereas the rotation of the blades can transfer through the torsion shaft to the driveshaft and cause the driveshaft to turn, eliminating the need for a hub. The blades are adapted to pivot along with the torsion shaft. The blades lie in substantially the same plane, and are adapted for rotation in a plane orthogonal to the longitudinal axis of the driveshaft. Each blade has an airfoil shaped fluid gate valve disposed on the leading edge.

    摘要翻译： 一对具有彼此重合的纵轴的翼型叶片。 每个叶片在和弦平面上的中心弯曲。 每个叶片具有放置在最外侧最后缘的翼型末端叶片。 叶片的根端固定在扭转轴的相对端。 叶片和弦彼此偏移，这限定了叶片桨距角。 扭转轴通过驱动轴垂直地轴向旋转，而叶片的旋转可以通过扭转轴传递到驱动轴，并使驱动轴转动，从而无需轮毂。 叶片适于与扭转轴一起枢转。 叶片位于基本上相同的平面中，并且适于在与驱动轴的纵向轴线正交的平面中旋转。 每个叶片具有设置在前缘上的翼型流体闸阀。

    MIGFET circuit with ESD protection
    9.
    发明授权
    MIGFET circuit with ESD protection 有权
    MIGFET电路具有ESD保护

    公开(公告)号：US07817387B2

    公开(公告)日：2010-10-19

    申请号：US11971591

    申请日：2008-01-09

    申请人： Michael G. Khazhinsky ,  Leo Mathew ,  James W. Miller

    发明人： Michael G. Khazhinsky ,  Leo Mathew ,  James W. Miller

    IPC分类号： H02H9/00 ,  H01L23/62

    CPC分类号： H01L27/0285 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An electrostatic discharge (ESD) protected circuit is coupled to a power supply voltage rail and includes a multiple independent gate field effect transistor (MIGFET), a pre-driver, and a hot gate bias circuit. The MIGFET has a source/drain path coupled between an output pad and the power supply voltage rail and has a first gate terminal and a second gate terminal. The pre-driver circuit has an output. The hot gate bias circuit is coupled to the first gate terminal of the MIGFET, and the output of the pre-driver circuit is coupled to the second gate terminal of the MIGFET. The hot gate bias circuit is configured to apply a bias voltage to the first gate terminal of the MIGFET during an ESD event that increases the breakdown voltage of the MIGFET so as to better withstand the ESD event.

    摘要翻译： 静电放电（ESD）保护电路耦合到电源电压轨，并包括多个独立的栅极场效应晶体管（MIGFET），预驱动器和热门偏置电路。 MIGFET具有耦合在输出焊盘和电源电压轨之间的源/漏路径，并且具有第一栅极端子和第二栅极端子。 预驱动电路有一个输出。 热门偏置电路耦合到MIGFET的第一栅极端子，并且预驱动器电路的输出耦合到MIGFET的第二栅极端子。 热门偏置电路被配置为在ESD事件期间向MIGFET的第一栅极端施加偏置电压，这增加了MIGFET的击穿电压，以便更好地承受ESD事件。