公开(公告)号：US20120097330A1

公开(公告)日：2012-04-26

申请号：US12908617

申请日：2010-10-20

申请人： Prahallad Iyengar ,  Sanjeev Baluja ,  Dale R. DuBois ,  Juan Carlos Rocha-Alverez ,  Thomas Nowak ,  Scott A. Hendrickson ,  Yong-Won Lee ,  Mei-Yee Shek ,  Li-Qun Xia ,  Derek R. Witty

发明人： Prahallad Iyengar ,  Sanjeev Baluja ,  Dale R. DuBois ,  Juan Carlos Rocha-Alverez ,  Thomas Nowak ,  Scott A. Hendrickson ,  Yong-Won Lee ,  Mei-Yee Shek ,  Li-Qun Xia ,  Derek R. Witty

IPC分类号： H01L21/465 ,  H01L21/46

CPC分类号： H01L21/02164 ,  C23C16/45565 ,  C23C16/4557 ,  C23C16/45574 ,  C23C16/463 ,  C23C16/5096 ,  H01L21/02274

摘要： A substrate processing system includes a thermal processor or a plasma generator adjacent to a processing chamber. A first processing gas enters the thermal processor or plasma generator. The first processing gas then flows directly through a showerhead into the processing chamber. A second processing gas flows through a second flow path through the showerhead. The first and second processing gases are mixed below the showerhead and a layer of material is deposited on a substrate under the showerhead.

摘要翻译： 衬底处理系统包括与处理室相邻的热处理器或等离子体发生器。 第一处理气体进入热处理器或等离子体发生器。 然后，第一处理气体直接通过喷头流入处理室。 第二处理气体流过穿过喷头的第二流路。 第一和第二处理气体混合在喷淋头下面，并且一层材料沉积在喷头下方的基底上。

公开(公告)号：US08343881B2

公开(公告)日：2013-01-01

申请号：US12794713

申请日：2010-06-04

申请人： Yong-Won Lee ,  Vladimir Zubkov ,  Mei-Yee Shek ,  Li-Qun Xia ,  Prahallad Iyengar ,  Sanjeev Baluja ,  Scott A Hendrickson ,  Juan Carlos Rocha-Alvarez ,  Thomas Nowak ,  Derek R Witty

发明人： Yong-Won Lee ,  Vladimir Zubkov ,  Mei-Yee Shek ,  Li-Qun Xia ,  Prahallad Iyengar ,  Sanjeev Baluja ,  Scott A Hendrickson ,  Juan Carlos Rocha-Alvarez ,  Thomas Nowak ,  Derek R Witty

IPC分类号： H01L29/06 ,  H01L21/31 ,  C23C16/448

CPC分类号： H01L21/02271 ,  C23C16/402 ,  H01L21/02164 ,  H01L21/0332 ,  H01L21/76898

摘要： A silicon dioxide layer is deposited onto a substrate using a process gas comprising BDEAS and an oxygen-containing gas such as ozone. The silicon dioxide layer can be part of an etch-resistant stack that includes a resist layer. In another version, the silicon dioxide layer is deposited into through holes to form an oxide liner for through-silicon vias.

摘要翻译： 使用包含BDEAS和含氧气体如臭氧的工艺气体将二氧化硅层沉积到衬底上。 二氧化硅层可以是包括抗蚀剂层的抗蚀刻堆叠的一部分。 在另一个版本中，二氧化硅层被沉积到通孔中以形成用于通硅通孔的氧化物衬垫。

公开(公告)号：US20120276301A1

公开(公告)日：2012-11-01

申请号：US13545738

申请日：2012-07-10

申请人： Yong-Won Lee ,  Sang M. Lee ,  Meiyee (Maggie Le) Shek ,  Weifeng Ye ,  Li-Qun Xia ,  Derek R. Witty ,  Thomas Nowak ,  Juan Carlos Rocha-Alvarez ,  Jigang Li

发明人： Yong-Won Lee ,  Sang M. Lee ,  Meiyee (Maggie Le) Shek ,  Weifeng Ye ,  Li-Qun Xia ,  Derek R. Witty ,  Thomas Nowak ,  Juan Carlos Rocha-Alvarez ,  Jigang Li

IPC分类号： B05D5/12 ,  B05D3/06

CPC分类号： H01L21/76832 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Embodiments described herein provide a method of processing a substrate. The method includes depositing an interface adhesion layer between a conductive material and a dielectric material such that the interface adhesion layer provides increased adhesion between the conductive material and the dielectric material. In one embodiment a method for processing a substrate is provided. The method comprises depositing an interface adhesion layer on a substrate comprising a conductive material, exposing the interface adhesion layer to a nitrogen containing plasma, and depositing a dielectric layer on the interface adhesion layer after exposing the interface adhesion layer to the nitrogen containing plasma.

摘要翻译： 本文所述的实施例提供了一种处理衬底的方法。 该方法包括在导电材料和电介质材料之间沉积界面粘合层，使得界面粘合层在导电材料和电介质材料之间提供增加的粘合力。 在一个实施例中，提供了一种用于处理衬底的方法。 该方法包括在包括导电材料的基底上沉积界面粘附层，将界面粘附层暴露于含氮等离子体，以及在将界面粘附层暴露于含氮等离子体之后，在界面粘附层上沉积电介质层。

公开(公告)号：US20090107626A1

公开(公告)日：2009-04-30

申请号：US12258300

申请日：2008-10-24

申请人： Yong-Won Lee ,  Sang M. Lee ,  Meiyee(Maggie Le) Shek ,  Weifeng Ye ,  Li-Qun Xia ,  Derek R. Witty ,  Thomas Nowak ,  Juan Carlos Rocha-Alvarez ,  Jigang Li

发明人： Yong-Won Lee ,  Sang M. Lee ,  Meiyee(Maggie Le) Shek ,  Weifeng Ye ,  Li-Qun Xia ,  Derek R. Witty ,  Thomas Nowak ,  Juan Carlos Rocha-Alvarez ,  Jigang Li

IPC分类号： B32B37/00

CPC分类号： H01L21/76832 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Embodiments described herein provide a method of processing a substrate. The method includes depositing an interface adhesion layer between a conductive material and a dielectric material such that the interface adhesion layer provides increased adhesion between the conductive material and the dielectric material. In one embodiment a method for processing a substrate is provided. The method comprises depositing an interface adhesion layer on a substrate comprising a conductive material, exposing the interface adhesion layer to a nitrogen containing plasma, and depositing a dielectric layer on the interface adhesion layer after exposing the interface adhesion layer to the nitrogen containing plasma.

摘要翻译： 本文所述的实施例提供了一种处理衬底的方法。 该方法包括在导电材料和电介质材料之间沉积界面粘合层，使得界面粘合层在导电材料和电介质材料之间提供增加的粘合力。 在一个实施例中，提供了一种用于处理衬底的方法。 该方法包括在包括导电材料的基底上沉积界面粘附层，将界面粘附层暴露于含氮等离子体，以及在将界面粘附层暴露于含氮等离子体之后，在界面粘附层上沉积电介质层。

公开(公告)号：US08758638B2

公开(公告)日：2014-06-24

申请号：US13104314

申请日：2011-05-10

申请人： Weifeng Ye ,  Victor Nguyen ,  Mei-Yee Shek ,  Mihaela Balseanu ,  Li-Qun Xia ,  Derek R. Witty

发明人： Weifeng Ye ,  Victor Nguyen ,  Mei-Yee Shek ,  Mihaela Balseanu ,  Li-Qun Xia ,  Derek R. Witty

IPC分类号： H01L21/3065 ,  H01L21/302

CPC分类号： H01L21/02074 ,  H01L21/76883

摘要： A method for the removal of copper oxide from a copper and dielectric containing structure of a semiconductor chip is provided. The copper and dielectric containing structure may be planarized by chemical mechanical planarization (CMP) and treated by the method to remove copper oxide and CMP residues. Annealing in a hydrogen (H2) gas and ultraviolet (UV) environment removes copper oxide, and a pulsed ammonia plasma removes CMP residues.

摘要翻译： 提供了一种从铜中除去氧化铜和包含半导体芯片的结构的方法。 可以通过化学机械平面化（CMP）对包含铜和电介质的结构进行平面化，并通过除去氧化铜和CMP残留物的方法进行处理。 在氢（H2）气体和紫外线（UV）环境中退火除去氧化铜，脉冲氨等离子体去除CMP残留物。

公开(公告)号：US20120289049A1

公开(公告)日：2012-11-15

申请号：US13104314

申请日：2011-05-10

申请人： WEIFENG YE ,  Victor Nguyen ,  Mei-Yee Shek ,  Mihaela Balseanu ,  Li-Qun Xia ,  Derek R. Witty

发明人： WEIFENG YE ,  Victor Nguyen ,  Mei-Yee Shek ,  Mihaela Balseanu ,  Li-Qun Xia ,  Derek R. Witty

IPC分类号： H01L21/3065 ,  H01L21/302

CPC分类号： H01L21/02074 ,  H01L21/76883

摘要： A method for the removal of copper oxide from a copper and dielectric containing structure of a semiconductor chip is provided. The copper and dielectric containing structure may be planarized by chemical mechanical planarization (CMP) and treated by the method to remove copper oxide and CMP residues. Annealing in a hydrogen (H2) gas and ultraviolet (UV) environment removes copper oxide, and a pulsed ammonia plasma removes CMP residues.

摘要翻译： 提供了一种从铜中除去氧化铜和包含半导体芯片的结构的方法。 可以通过化学机械平面化（CMP）对包含铜和电介质的结构进行平面化，并通过除去氧化铜和CMP残留物的方法进行处理。 在氢（H2）气体和紫外线（UV）环境中退火除去氧化铜，脉冲氨等离子体去除CMP残留物。

公开(公告)号：US08138104B2

公开(公告)日：2012-03-20

申请号：US11762590

申请日：2007-06-13

申请人： Mihaela Balseanu ,  Victor Nguyen ,  Li-Qun Xia ,  Derek R. Witty ,  Hichem M'Saad ,  Mei-Yee Shek ,  Isabelita Roflox

发明人： Mihaela Balseanu ,  Victor Nguyen ,  Li-Qun Xia ,  Derek R. Witty ,  Hichem M'Saad ,  Mei-Yee Shek ,  Isabelita Roflox

IPC分类号： H01L21/469

CPC分类号： H01L21/3105 ,  C23C16/345 ,  C23C16/56 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3185 ,  H01L21/823807 ,  H01L29/66583 ,  H01L29/7843

摘要： Stress of a silicon nitride layer may be enhanced by deposition at higher temperatures. Employing an apparatus that allows heating of a substrate to substantially greater than 400° C. (for example a heater made from ceramic rather than aluminum), the silicon nitride film as-deposited may exhibit enhanced stress allowing for improved performance of the underlying MOS transistor device. In accordance with alternative embodiments, a deposited silicon nitride film is exposed to curing with ultraviolet (UV) radiation at an elevated temperature, thereby helping remove hydrogen from the film and increasing film stress. In accordance with still other embodiments, a silicon nitride film is formed utilizing an integrated process employing a number of deposition/curing cycles to preserve integrity of the film at the sharp corner of the underlying raised feature. Adhesion between successive layers may be promoted by inclusion of a post-UV cure plasma treatment in each cycle.

摘要翻译： 氮化硅层的应力可以通过在较高温度下沉积来增强。 使用允许将衬底加热到​​基本上大于400℃的装置（例如由陶瓷而不是铝制成的加热器），沉积的氮化硅膜可能表现出增强的应力，从而可以改善下面的MOS晶体管的性能 设备。 根据替代实施例，沉积的氮化硅膜在升高的温度下暴露于紫外线（UV）辐射固化，从而有助于从膜中除去氢并增加膜应力。 根据其他实施例，使用采用多个沉积/固化周期的整合方法形成氮化硅膜，以保持薄膜在底层凸起特征的尖角处的完整性。 可以通过在每个循环中包括UV后固化等离子体处理来促进连续层之间的粘附。

公开(公告)号：US20120196450A1

公开(公告)日：2012-08-02

申请号：US13365226

申请日：2012-02-02

申请人： Mihaela Balseanu ,  Victor Nguyen ,  Li-Qun Xia ,  Derek R. Witty ,  Hichem M'Saad ,  Mei-Yee Shek ,  Isabelita Roflox

发明人： Mihaela Balseanu ,  Victor Nguyen ,  Li-Qun Xia ,  Derek R. Witty ,  Hichem M'Saad ,  Mei-Yee Shek ,  Isabelita Roflox

IPC分类号： H01L21/3105 ,  H01L21/318 ,  H01L21/316

CPC分类号： H01L21/0234 ,  C23C16/345 ,  C23C16/56 ,  H01L21/02348 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3185 ,  H01L21/823807 ,  H01L29/66583 ,  H01L29/7843

摘要： Stress of a silicon nitride layer may be enhanced by deposition at higher temperatures. Employing an apparatus that allows heating of a substrate to substantially greater than 400° C. (for example a heater made from ceramic rather than aluminum), the silicon nitride film as-deposited may exhibit enhanced stress allowing for improved performance of the underlying MOS transistor device. In accordance with some embodiments, a deposited silicon nitride film is exposed to curing with plasma and ultraviolet (UV) radiation, thereby helping remove hydrogen from the film and increasing film stress. In accordance with other embodiments, a silicon nitride film is formed utilizing an integrated process employing a number of deposition/curing cycles to preserve integrity of the film at the sharp corner of the underlying raised feature. Adhesion between successive layers may be promoted by inclusion of a post-UV cure plasma treatment in each cycle.

摘要翻译： 氮化硅层的应力可以通过在较高温度下沉积来增强。 使用允许将衬底加热到​​基本上大于400℃的装置（例如由陶瓷而不是铝制成的加热器），沉积的氮化硅膜可能表现出增强的应力，从而可以改善下面的MOS晶体管的性能 设备。 根据一些实施例，沉积的氮化硅膜暴露于等离子体和紫外（UV）辐射的固化，从而有助于从膜中除去氢并增加膜应力。 根据其他实施例，使用采用多个沉积/固化循环的整合方法形成氮化硅膜，以在底层凸起特征的尖角处保留膜的完整性。 可以通过在每个循环中包括UV后固化等离子体处理来促进连续层之间的粘附。

公开(公告)号：US20090269923A1

公开(公告)日：2009-10-29

申请号：US12109533

申请日：2008-04-25

申请人： Sang M. Lee ,  Yong-Won Lee ,  Meiyee Shek ,  Li-Qun Xia ,  Derek R. Witty

发明人： Sang M. Lee ,  Yong-Won Lee ,  Meiyee Shek ,  Li-Qun Xia ,  Derek R. Witty

IPC分类号： H01L21/321

CPC分类号： H01L21/02074 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76867 ,  H01L21/76883 ,  H01L21/76886

摘要： A method and apparatus for processing a substrate is provided. The method of processing a substrate includes providing a substrate comprising a conductive material, performing a pre-treatment process on the conductive material, flowing a silicon based compound on the conductive material to form a silicide layer, performing a post treatment process on the silicide layer, and depositing a barrier dielectric layer on the substrate.

摘要翻译： 提供了一种用于处理衬底的方法和设备。 处理衬底的方法包括提供包括导电材料的衬底，对导电材料执行预处理工艺，在导电材料上流动硅基化合物以形成硅化物层，对硅化物层进行后处理工艺 ，并在衬底上沉积阻挡介电层。

公开(公告)号：US20130333923A1

公开(公告)日：2013-12-19

申请号：US13495545

申请日：2012-06-13

申请人： Mihaela Balseanu ,  Stephan A. Cohen ,  Alfred Grill ,  Thomas J. Haigh, JR. ,  Son V. Nguyen ,  Mei-Yee Shek ,  Hosadurga Shobha ,  Li-Qun Xia

发明人： Mihaela Balseanu ,  Stephan A. Cohen ,  Alfred Grill ,  Thomas J. Haigh, JR. ,  Son V. Nguyen ,  Mei-Yee Shek ,  Hosadurga Shobha ,  Li-Qun Xia

IPC分类号： C23C16/34 ,  H05K1/02

CPC分类号： C23C16/345 ,  C23C16/56 ,  H01L21/4803 ,  H05K1/0298 ,  Y10T428/24975

摘要： A layer of silicon nitride having a thickness from 0.5 nanometers to 2.4 nanometers is deposited on a substrate. A plasma nitridation process is carried out on the layer. These steps are repeated for a plurality of additional layers of silicon nitride, until a predetermined thickness is attained. Such steps can be used to provide a multilayer silicon nitride dielectric formed on a substrate having an upper surface of dielectric material with Cu and other conductors embedded within, and a plurality of steps. The multilayer silicon nitride dielectric has a plurality of individual layers each having a thickness from 0.5 nanometers to 2.4 nanometers, and the multilayer silicon nitride dielectric conformally covers the steps of the substrate with a conformality of at least seventy percent. A multilayer silicon nitride dielectric, and a multilevel back end of line interconnect wiring structure using same, are also provided.

摘要翻译： 将厚度为0.5纳米至2.4纳米的氮化硅层沉积在基底上。 在层上进行等离子体氮化处理。 对于多个附加氮化硅层重复这些步骤，直到达到预定厚度。 可以使用这样的步骤来提供形成在具有介电材料的上表面的衬底上的多层氮化硅电介质，其中Cu和其它导体嵌入其中并且多个步骤。 多层氮化硅电介质具有各自具有0.5纳米至2.4纳米厚度的多个单独层，多层氮化硅电介质保形地覆盖具有至少百分之七十的保形度的基底的步骤。 还提供了多层氮化硅电介质，以及使用该多层氮化硅电介质的多层后端的布线结构。