公开(公告)号：US07630209B2

公开(公告)日：2009-12-08

申请号：US11457734

申请日：2006-07-14

申请人： Dong-Han Kim ,  Young-Hoon Ro

发明人： Dong-Han Kim ,  Young-Hoon Ro

IPC分类号： H05K7/10

CPC分类号： G06K19/077 ,  G06K19/07743 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H05K1/0286 ,  H01L2924/00014

摘要： A smart card is provided including a body with a cavity, an IC chip inserted into the cavity, and a universal PCB on which the IC chip can be mounted and electrically contacted regardless of its size, type and bonding structure. The universal PCB comprises groups of contact pads suitable for contacting IC chips of different sizes and designs.

摘要翻译： 提供了一种智能卡，包括具有空腔的主体，插入到空腔中的IC芯片，以及通用PCB，IC芯片可以安装在该通用PCB上，而不管其大小，类型和结合结构如何。 通用PCB包括适于接触不同尺寸和设计的IC芯片的接触焊盘组。

公开(公告)号：US20120049348A1

公开(公告)日：2012-03-01

申请号：US13114073

申请日：2011-05-24

申请人： Young-Hoon Ro

发明人： Young-Hoon Ro

IPC分类号： H01L23/48

CPC分类号： H01L23/49811 ,  H01L24/48 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/0401 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A first semiconductor package includes a first substrate, a first semiconductor chip attached to the first substrate, an encapsulant which covers the first semiconductor chip, and conductive elastic members which are embedded in the encapsulant but with parts thereof exposed. A package on package (POP) includes the first semiconductor package and a second semiconductor package stacked in the first semiconductor package. The second semiconductor package includes a second substrate and a second semiconductor chip attached to the second substrate. The exposed parts of the elastic members are electrically connected to the second substrate. The encapsulant of the first package is formed by a molding process while the conductive elastic members are compressed within their elastic limit by the mold.

摘要翻译： 第一半导体封装包括第一衬底，附着到第一衬底的第一半导体芯片，覆盖第一半导体芯片的密封剂以及嵌入密封剂中但其部分暴露的导电弹性构件。 封装（POP）封装包括第一半导体封装和堆叠在第一半导体封装中的第二半导体封装。 第二半导体封装包括附接到第二衬底的第二衬底和第二半导体芯片。 弹性部件的露出部分与第二基板电连接。 第一包装的密封剂通过模制过程形成，而导电弹性构件在其弹性极限内被模具压缩。

公开(公告)号：US06891259B2

公开(公告)日：2005-05-10

申请号：US10646444

申请日：2003-08-21

申请人： Yun-Hyeok Im ,  Young-Hoon Ro

发明人： Yun-Hyeok Im ,  Young-Hoon Ro

IPC分类号： H01L23/373 ,  H01L23/02 ,  H01L23/16 ,  H01L23/34 ,  H01L23/42 ,  H01L23/22 ,  H01L23/24 ,  H01L23/28

CPC分类号： H01L23/42 ,  H01L23/16 ,  H01L2224/16225 ,  H01L2224/73253

摘要： A semiconductor package including a dam and a method for fabricating the same are provided. The semiconductor package comprises a package substrate, a semiconductor chip attached to the substrate, a TIM formed on the semiconductor chip, a dam that substantially surrounds the TIM, and a lid placed over the TIM to contact a surface thereof. Thus, a TIM can be prevented from flowing down from the original position at high temperatures. Therefore, the performance of the semiconductor package does not deteriorate even at high temperatures.

摘要翻译： 提供一种包括大坝的半导体封装及其制造方法。 半导体封装包括封装衬底，附着到衬底的半导体芯片，形成在半导体芯片上的TIM，基本上围绕TIM的堤坝以及置于TIM上以接触其表面的盖子。 因此，可以防止TIM在高温下从原始位置向下流动。 因此，即使在高温下，半导体封装的性能也不会劣化。

公开(公告)号：US20110215471A1

公开(公告)日：2011-09-08

申请号：US13041819

申请日：2011-03-07

申请人： Woo-Jae Kim ,  Young-Hoon Ro ,  Sung-Woo Park

发明人： Woo-Jae Kim ,  Young-Hoon Ro ,  Sung-Woo Park

IPC分类号： H01L25/07

CPC分类号： H01L25/07 ,  H01L25/105 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/1515 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/00014

摘要： A package on package structure is provided. The package on package structure may include a first substrate having a first center region and a first C-shaped edge region at a first end of the first center region. In example embodiments, the first C-shaped edge region may faun a first space. The package structure may further include at least two first connection pads on an inner surface of the first C-shaped edge region and the at least two first connection pads may be arranged to face one another. In example embodiments, at least one first solder ball may be arranged in the first space and the at least one first solder ball may be connected to the at least two first connection pads.

摘要翻译： 提供了封装结构的封装。 封装结构上的封装可以包括在第一中心区域的第一端具有第一中心区域和第一C形边缘区域的第一基板。 在示例性实施例中，第一C形边缘区域可以生成第一空间。 封装结构还可以包括在第一C形边缘区域的内表面上的至少两个第一连接焊盘，并且所述至少两个第一连接焊盘可以被布置为面对彼此。 在示例实施例中，至少一个第一焊球可以布置在第一空间中，并且至少一个第一焊球可以连接到至少两个第一连接焊盘。

公开(公告)号：US07855895B2

公开(公告)日：2010-12-21

申请号：US12607288

申请日：2009-10-28

申请人： Dong-Han Kim ,  Young-Hoon Ro

发明人： Dong-Han Kim ,  Young-Hoon Ro

IPC分类号： H05K7/10

CPC分类号： G06K19/077 ,  G06K19/07743 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H05K1/0286 ,  H01L2924/00014

摘要： A smart card is provided including a body with a cavity, an IC chip inserted into the cavity, and a universal PCB on which the IC chip can be mounted and electrically contacted regardless of its size, type and bonding structure. The universal PCB comprises groups of contact pads suitable for contacting IC chips of different sizes and designs.

摘要翻译： 提供了一种智能卡，包括具有空腔的主体，插入到空腔中的IC芯片，以及通用PCB，IC芯片可以安装在该通用PCB上，而不管其大小，类型和结合结构如何。 通用PCB包括适于接触不同尺寸和设计的IC芯片的接触焊盘组。

公开(公告)号：US20050116142A1

公开(公告)日：2005-06-02

申请号：US10976792

申请日：2004-11-01

申请人： Seung-Kon Mok ,  Young-Hoon Ro

发明人： Seung-Kon Mok ,  Young-Hoon Ro

IPC分类号： H01L27/14 ,  H01L23/00 ,  H01L23/12 ,  H01L23/50 ,  H01L27/00 ,  H01L27/146 ,  H01L31/0203 ,  H01L31/0232 ,  H04N5/225 ,  H04N5/335 ,  H04N101/00

CPC分类号： H04N5/2257 ,  H01L27/14618 ,  H01L27/14625 ,  H01L31/0203 ,  H01L31/02325 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/4911 ,  H01L2224/73215 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00

摘要： A size reduced solid-state imaging apparatus may be provided. The solid-state imaging apparatus may include a wiring substrate having a body having a cavity on an area which a semiconductor chip may be mounted, a lead that may project inward into the cavity from the internal side of the body, and/or a tie bar.

摘要翻译： 可以提供尺寸减小的固态成像装置。 固态成像装置可以包括布线​​基板，其具有在可以安装半导体芯片的区域上具有空腔的主体，可从主体的内侧向内突出到空腔中的引线和/或连接 酒吧。

公开(公告)号：US08446018B2

公开(公告)日：2013-05-21

申请号：US13041819

申请日：2011-03-07

申请人： Woo-Jae Kim ,  Young-Hoon Ro ,  Sung-Woo Park

发明人： Woo-Jae Kim ,  Young-Hoon Ro ,  Sung-Woo Park

IPC分类号： H01L23/48 ,  H01L23/02

CPC分类号： H01L25/07 ,  H01L25/105 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/1515 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/00014

摘要： A package on package structure is provided. The package on package structure may include a first substrate having a first center region and a first C-shaped edge region at a first end of the first center region. In example embodiments, the first C-shaped edge region may faun a first space. The package structure may further include at least two first connection pads on an inner surface of the first C-shaped edge region and the at least two first connection pads may be arranged to face one another. In example embodiments, at least one first solder ball may be arranged in the first space and the at least one first solder ball may be connected to the at least two first connection pads.

摘要翻译： 提供了封装结构的封装。 封装结构上的封装可以包括在第一中心区域的第一端具有第一中心区域和第一C形边缘区域的第一基板。 在示例性实施例中，第一C形边缘区域可以生成第一空间。 封装结构还可以包括在第一C形边缘区域的内表面上的至少两个第一连接焊盘，并且所述至少两个第一连接焊盘可以被布置为面对彼此。 在示例实施例中，至少一个第一焊球可以布置在第一空间中，并且至少一个第一焊球可以连接到至少两个第一连接焊盘。

公开(公告)号：US08274144B2

公开(公告)日：2012-09-25

申请号：US13114073

申请日：2011-05-24

申请人： Young-Hoon Ro

发明人： Young-Hoon Ro

IPC分类号： H01L23/02 ,  H01L21/00

CPC分类号： H01L23/49811 ,  H01L24/48 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/0401 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A first semiconductor package includes a first substrate, a first semiconductor chip attached to the first substrate, an encapsulant which covers the first semiconductor chip, and conductive elastic members which are embedded in the encapsulant but with parts thereof exposed. A package on package (POP) includes the first semiconductor package and a second semiconductor package stacked in the first semiconductor package. The second semiconductor package includes a second substrate and a second semiconductor chip attached to the second substrate. The exposed parts of the elastic members are electrically connected to the second substrate. The encapsulant of the first package is formed by a molding process while the conductive elastic members are compressed within their elastic limit by the mold.

摘要翻译： 第一半导体封装包括第一衬底，附着到第一衬底的第一半导体芯片，覆盖第一半导体芯片的密封剂以及嵌入密封剂中但其部分暴露的导电弹性构件。 封装（POP）封装包括第一半导体封装和堆叠在第一半导体封装中的第二半导体封装。 第二半导体封装包括附接到第二衬底的第二衬底和第二半导体芯片。 弹性部件的露出部分与第二基板电连接。 第一包装的密封剂通过模制过程形成，而导电弹性构件在其弹性极限内被模具压缩。

公开(公告)号：US07579583B2

公开(公告)日：2009-08-25

申请号：US10976792

申请日：2004-11-01

申请人： Seung-Kon Mok ,  Young-Hoon Ro

发明人： Seung-Kon Mok ,  Young-Hoon Ro

IPC分类号： H01J40/14

CPC分类号： H04N5/2257 ,  H01L27/14618 ,  H01L27/14625 ,  H01L31/0203 ,  H01L31/02325 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/4911 ,  H01L2224/73215 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00

摘要： A size reduced solid-state imaging apparatus may be provided. The solid-state imaging apparatus may include a wiring substrate having a body having a cavity on an area which a semiconductor chip may be mounted, a lead that may project inward into the cavity from the internal side of the body, and/or a tie bar.

摘要翻译： 可以提供尺寸减小的固态成像装置。 固态成像装置可以包括布线​​基板，其具有在可以安装半导体芯片的区域上具有空腔的主体，可从主体的内侧向内突出到空腔中的引线和/或连接 酒吧。

公开(公告)号：US20070015338A1

公开(公告)日：2007-01-18

申请号：US11487484

申请日：2006-07-17

申请人： Seok-Won Lee ,  Kyoung-Sei Choi ,  Dong-Han Kim ,  Young-Hoon Ro

发明人： Seok-Won Lee ,  Kyoung-Sei Choi ,  Dong-Han Kim ,  Young-Hoon Ro

IPC分类号： H01L21/76

CPC分类号： H01L23/49855 ,  H01L21/563 ,  H01L23/3121 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/85 ,  H01L24/90 ,  H01L2221/68377 ,  H01L2224/0401 ,  H01L2224/05599 ,  H01L2224/16225 ,  H01L2224/26175 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/484 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2224/83192 ,  H01L2224/83385 ,  H01L2224/85399 ,  H01L2224/90 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/15151 ,  H01L2924/181 ,  H05K3/244 ,  H05K3/4084 ,  H05K2201/0394 ,  H05K2201/09472 ,  H05K2201/09509 ,  H05K2203/049 ,  H05K2203/1189 ,  H05K2203/1461 ,  H01L2224/45099 ,  H01L2924/00012 ,  H01L2924/00

摘要： A substrate, a smart card module having the substrate and methods for fabricating the same are provided. A substrate having metal patterns formed on both sides and applicable to both wire bonding and flip chip bonding, a smart card module having the same and methods of fabricating the same are also provided. The substrate may include an insulating layer, an upper metal pattern, a bottom metal pattern, a first plating layer, a second plating layer and a substrate. The insulating layer may have a plurality of via holes. The upper metal pattern may be formed on the insulating layer and side surfaces of the plurality of via holes. The bottom metal pattern may be formed on the bottom of the insulating layer and electrically connected to the upper metal pattern. The first plating layer may be formed on the upper metal pattern and the upper surface of the bottom metal pattern. The second plating layer may be formed on the bottom of the bottom metal pattern. The substrate may include contact holes having side surfaces of the plurality of via holes covered by the upper metal pattern and the first plating layer. The bottom surface of the insulating layer may be supported by the bottom metal pattern and the first plating layer.

摘要翻译： 提供基板，具有基板的智能卡模块及其制造方法。 还提供了一种具有形成在两面上并且适用于引线接合和倒装芯片接合的金属图案的基板，具有该金属图案的智能卡模块及其制造方法。 基板可以包括绝缘层，上金属图案，底金属图案，第一镀层，第二镀层和基板。 绝缘层可以具有多个通孔。 上部金属图案可以形成在多个通孔的绝缘层和侧表面上。 底部金属图案可以形成在绝缘层的底部并且电连接到上部金属图案。 第一镀层可以形成在上金属图案和底部金属图案的上表面上。 第二镀层可以形成在底部金属图案的底部上。 基板可以包括具有由上金属图案和第一镀层覆盖的多个通孔的侧表面的接触孔。 绝缘层的底面可以由底部金属图案和第一镀层支撑。