公开(公告)号：US08643179B2

公开(公告)日：2014-02-04

申请号：US13240302

申请日：2011-09-22

申请人： Yun-Hyeok Im ,  Jong-Yeon Kim ,  Tae-Je Cho ,  Un-Byoung Kang

发明人： Yun-Hyeok Im ,  Jong-Yeon Kim ,  Tae-Je Cho ,  Un-Byoung Kang

IPC分类号： H01L23/485

CPC分类号： H01L24/81 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/06181 ,  H01L2224/11001 ,  H01L2224/13025 ,  H01L2224/13075 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

摘要： Provided are a bump structure includes a first bump and a second bump, a semiconductor package including the same, and a method of manufacturing the same. The bump structure includes: first bump provided on a connection pad of a substrate, the first bump including a plurality of nano-wires extending from the connection pad and a body connecting end portions of the plurality of nano-wires; and a second bump provided on the body of the first bump.

摘要翻译： 提供一种凸块结构，包括第一凸块和第二凸块，包括该凸块的半导体封装及其制造方法。 凸块结构包括：设置在基板的连接焊盘上的第一凸块，所述第一凸块包括从所述连接焊盘延伸的多个纳米线和连接所述多个纳米线的端部的主体; 以及设置在第一凸块的主体上的第二凸块。

公开(公告)号：US07601561B2

公开(公告)日：2009-10-13

申请号：US11585962

申请日：2006-10-25

申请人： Yun-Hyeok Im ,  Dong-Han Kim ,  Jae-Wook Yoo

发明人： Yun-Hyeok Im ,  Dong-Han Kim ,  Jae-Wook Yoo

IPC分类号： H01L21/44 ,  H01L29/40 ,  H01L23/29

CPC分类号： H01L23/4334 ,  H01L23/49572 ,  H01L24/50 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/181 ,  H01L2924/00

摘要： A tape carrier package may include an interposer having a first surface and a second surface. The first surface of the interposer may be attached to an exposed active surface of a semiconductor chip. A heat sink may be attached to the second surface of the interposer.

摘要翻译： 带状载体封装可以包括具有第一表面和第二表面的插入件。 插入器的第一表面可以附接到半导体芯片的暴露的有源表面。 散热器可以附接到插入件的第二表面。

公开(公告)号：US07081375B2

公开(公告)日：2006-07-25

申请号：US10767136

申请日：2004-01-28

申请人： Joong-Hyun Baek ,  Ho-Jeong Moon ,  Dong-Kil Shin ,  Yun-Hyeok Im

发明人： Joong-Hyun Baek ,  Ho-Jeong Moon ,  Dong-Kil Shin ,  Yun-Hyeok Im

IPC分类号： H01L23/10

CPC分类号： H01L23/433 ,  H01L24/31 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/15312 ,  H01L2924/15787 ,  H01L2924/16152 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2924/00

摘要： A semiconductor package and a method for forming the same are provided. The semiconductor package comprises a chip having an active surface and a back surface. The semiconductor package further comprises a substrate having an upper surface and a lower surface opposite the upper surface. The chip is electrically connected to the upper surface of the substrate. A lid is thermally coupled to the back surface of the chip. A thermal interface material (TIM) is located between the chip and the lid. The TIM includes voids to reduce thermomechanical stresses applied on the chip and the TIM, thereby preventing package cracks.

公开(公告)号：US20060075760A1

公开(公告)日：2006-04-13

申请号：US11217597

申请日：2005-08-31

申请人： Yun-Hyeok Im ,  Suk-Chae Kang ,  Hee-Seok Lee

发明人： Yun-Hyeok Im ,  Suk-Chae Kang ,  Hee-Seok Lee

IPC分类号： F25B21/02 ,  F25D23/12 ,  H01L35/28 ,  F24F7/00

CPC分类号： H01L22/34 ,  H01L23/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： An embodiment relates to a temperature measuring device using a matrix switch, and a semiconductor package. In another embodiment a cooling system may be included. A plurality of temperature sensors may be arranged on a surface of a semiconductor device. The matrix switch may select the temperature sensors by an address method to form a circuit that includes the selected temperature sensor. A measuring unit may receive an output signal of the selected temperature sensor to calculate the temperature at the selected temperature sensor.

摘要翻译： 实施例涉及使用矩阵开关的温度测量装置和半导体封装。 在另一个实施例中，可以包括冷却系统。 多个温度传感器可以布置在半导体器件的表面上。 矩阵开关可以通过地址方法来选择温度传感器，以形成包括所选温度传感器的电路。 测量单元可以接收所选温度传感器的输出信号，以计算所选温度传感器的温度。

公开(公告)号：US20050189093A1

公开(公告)日：2005-09-01

申请号：US11064957

申请日：2005-02-25

申请人： Yun-Hyeok Im

发明人： Yun-Hyeok Im

IPC分类号： H01L23/427 ,  F28F3/12 ,  F28F13/00 ,  F28F21/08 ,  H01L23/373 ,  H01L23/473 ,  F28F13/18

CPC分类号： H01L23/473 ,  F28F3/12 ,  F28F13/00 ,  F28F21/089 ,  F28F2255/18 ,  H01L23/3733 ,  H01L23/3737 ,  H01L2924/0002 ,  H01L2924/00

摘要： An apparatus and method for manufacturing a heat transfer device for a semiconductor device are provided. The method of manufacturing the heat transfer device may include at least providing a composite material film having uniformly dispersed metal powder and binder powder and a region intended for a fluid channel packed with a packing material, melting the binder powder by heating the composite material film, pressing the metal powder, sintering the metal powder to form the thin film metal sintered body, and forming the fluid channel inside the thin film metal sintered body by removing the packing structure.

摘要翻译： 提供一种用于制造用于半导体器件的传热装置的装置和方法。 制造传热装置的方法可以包括至少提供具有均匀分散的金属粉末和粘合剂粉末的复合材料膜和用于填充有填充材料的流体通道的区域，通过加热复合材料膜来熔化粘合剂粉末， 压制金属粉末，烧结金属粉末以形成薄膜金属烧结体，并通过去除包装结构在薄膜金属烧结体内部形成流体通道。

公开(公告)号：US08791562B2

公开(公告)日：2014-07-29

申请号：US13183645

申请日：2011-07-15

申请人： Chung-sun Lee ,  Jung-Hwan Kim ,  Yun-hyeok Im ,  Ji-hwan Hwang ,  Hyon-chol Kim ,  Kwang-chul Choi ,  Eun-kyoung Choi ,  Tae-hong Min

发明人： Chung-sun Lee ,  Jung-Hwan Kim ,  Yun-hyeok Im ,  Ji-hwan Hwang ,  Hyon-chol Kim ,  Kwang-chul Choi ,  Eun-kyoung Choi ,  Tae-hong Min

IPC分类号： H01L23/58 ,  H01L25/065 ,  H01L25/10 ,  H01L23/00

CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/107 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01087 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05552

摘要： A stack package usable in a three-dimensional (3D) system-in-package (SIP) includes a first semiconductor chip, a second semiconductor chip, and a supporter. The first semiconductor chip includes a through silicon via (TSV), and the second semiconductor chip is stacked on the first semiconductor chip and is electrically connected to the first semiconductor chip through the TSV of the first semiconductor chip. The supporter is attached onto the first semiconductor chip so as to be spaced apart from an edge of the second semiconductor chip.

摘要翻译： 可用于三维（3D）系统级封装（SIP））的堆叠封装包括第一半导体芯片，第二半导体芯片和支持器。 第一半导体芯片包括贯通硅通孔（TSV），第二半导体芯片堆叠在第一半导体芯片上，并通过第一半导体芯片的TSV与第一半导体芯片电连接。 支撑件附接到第一半导体芯片上，以便与第二半导体芯片的边缘间隔开。

公开(公告)号：US08587134B2

公开(公告)日：2013-11-19

申请号：US13587330

申请日：2012-08-16

申请人： Yun-hyeok Im ,  Won-keun Kim ,  Tae-Je Cho ,  Kyol Park

发明人： Yun-hyeok Im ,  Won-keun Kim ,  Tae-Je Cho ,  Kyol Park

IPC分类号： H01L23/52 ,  H01L23/48 ,  H01L29/40

CPC分类号： H01L25/0657 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/367 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/10126 ,  H01L2224/10156 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2929 ,  H01L2224/29386 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/83007 ,  H01L2224/83104 ,  H01L2224/83192 ,  H01L2224/83851 ,  H01L2224/83887 ,  H01L2224/83888 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2225/06589 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/0665 ,  H01L2924/05432 ,  H01L2924/05442 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

摘要： A semiconductor package may include a substrate including a substrate pad on a top surface thereof; at least one semiconductor chip including a connection terminal electrically connected to the substrate on an active surface thereof, and mounted on the substrate; a heat release pattern formed between the substrate and the at least one semiconductor chip and configured to generate heat; and underfill resin underfilled between the substrate and the at least one semiconductor chip and comprising fillers. A semiconductor package may include a substrate including a substrate pad on a top surface thereof and a first heat release pattern configured to generate heat, and a semiconductor chip including a bonding pad formed on an active surface facing the substrate and a second heat release pattern configured to generate heat.

摘要翻译： 半导体封装可以包括在其顶表面上包括衬底焊盘的衬底; 至少一个半导体芯片，包括在其有源表面上电连接到所述衬底的连接端子，并且安装在所述衬底上; 形成在所述基板和所述至少一个半导体芯片之间并被配置为产生热量的散热图案; 以及在所述基底和所述至少一个半导体芯片之间未填充的底部填充树脂，并且包括填料。 半导体封装可以包括：衬底，其包括在其顶表面上的衬底焊盘和被配置为产生热量的第一散热图案;以及半导体芯片，其包括形成在与衬底相对的有源表面上的焊盘，以及第二散热图案， 产生热量。

公开(公告)号：US20120119359A1

公开(公告)日：2012-05-17

申请号：US13240302

申请日：2011-09-22

申请人： Yun-Hyeok Im ,  Jong-Yeon Kim ,  Tae-Je Cho ,  Un-Byoung Kang

发明人： Yun-Hyeok Im ,  Jong-Yeon Kim ,  Tae-Je Cho ,  Un-Byoung Kang

IPC分类号： H01L23/485

CPC分类号： H01L24/81 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/06181 ,  H01L2224/11001 ,  H01L2224/13025 ,  H01L2224/13075 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

摘要： Provided are a bump structure includes a first bump and a second bump, a semiconductor package including the same, and a method of manufacturing the same. The bump structure includes: first bump provided on a connection pad of a substrate, the first bump including a plurality of nano-wires extending from the connection pad and a body connecting end portions of the plurality of nano-wires; and a second bump provided on the body of the first bump.

摘要翻译： 提供一种凸块结构，包括第一凸块和第二凸块，包括该凸块的半导体封装及其制造方法。 凸块结构包括：设置在基板的连接焊盘上的第一凸块，所述第一凸块包括从所述连接焊盘延伸的多个纳米线和连接所述多个纳米线的端部的主体; 以及设置在第一凸块的主体上的第二凸块。

公开(公告)号：US08104952B2

公开(公告)日：2012-01-31

申请号：US12659212

申请日：2010-03-01

申请人： Jae-Wook Yoo ,  Yun-Hyeok Im

发明人： Jae-Wook Yoo ,  Yun-Hyeok Im

IPC分类号： G01K17/00

CPC分类号： G01K17/20 ,  H05K1/0201 ,  H05K2201/062 ,  H05K2201/09036 ,  H05K2201/10151

摘要： Provided is a micro heat flux sensor array having reduced heat resistance. A micro heat flux sensor array may include a substrate, a plurality of first sensors formed on a first side of the substrate, and a plurality of second sensors formed on a second side of the substrate. Each of the plurality of first and second sensors may include a first wiring pattern layer of a first conductive material, a second wiring pattern layer of a second conductive material contacting the first wiring pattern layer, and an insulating layer in contact with the first and second wiring patterns.

摘要翻译： 提供具有降低的耐热性的微型热通量传感器阵列。 微型热通量传感器阵列可以包括衬底，形成在衬底的第一侧上的多个第一传感器和形成在衬底的第二侧上的多个第二传感器。 多个第一传感器和第二传感器中的每一个可以包括第一导电材料的第一布线图案层，与第一布线图案层接触的第二导电材料的第二布线图案层和与第一和第二传感器接触的绝缘层 接线方式

公开(公告)号：US20120018871A1

公开(公告)日：2012-01-26

申请号：US13183645

申请日：2011-07-15

申请人： Chung-sun LEE ,  Jung-Hwan Kim ,  Yun-Hyeok Im ,  Ji-Hwan Hwang ,  Hyon-chol Kim ,  Kwang-chul Choi ,  Eun-Kyong Choi ,  Tae-hong Min

发明人： Chung-sun LEE ,  Jung-Hwan Kim ,  Yun-Hyeok Im ,  Ji-Hwan Hwang ,  Hyon-chol Kim ,  Kwang-chul Choi ,  Eun-Kyong Choi ,  Tae-hong Min

IPC分类号： H01L23/58

CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/107 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01087 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05552

摘要： A stack package usable in a three-dimensional (3D) system-in-package (SIP) includes a first semiconductor chip, a second semiconductor chip, and a supporter. The first semiconductor chip includes a through silicon via (TSV), and the second semiconductor chip is stacked on the first semiconductor chip and is electrically connected to the first semiconductor chip through the TSV of the first semiconductor chip. The supporter is attached onto the first semiconductor chip so as to be spaced apart from an edge of the second semiconductor chip.

摘要翻译： 可用于三维（3D）系统级封装（SIP））的堆叠封装包括第一半导体芯片，第二半导体芯片和支持器。 第一半导体芯片包括贯通硅通孔（TSV），第二半导体芯片堆叠在第一半导体芯片上，并通过第一半导体芯片的TSV与第一半导体芯片电连接。 支撑件附接到第一半导体芯片上，以便与第二半导体芯片的边缘间隔开。