公开(公告)号：WO2017040482A1

公开(公告)日：2017-03-09

申请号：PCT/US2016/049413

申请日：2016-08-30

Applicant: 3M INNOVATIVE PROPERTIES COMPANY

Inventor： FOO, Siang Sin ,  KOSUGI, Hiromitsu ,  NARAG, Alejandro Aldrin II A. ,  PALANISWAMY, Ravi

IPC: H05K1/02 ,  H05K1/18 ,  H01L23/00 ,  H01L33/48 ,  H05K3/32 ,  H05K3/34 ,  H05K1/11

CPC classification number: H05K1/0269 ,  H01L23/49827 ,  H01L23/4985 ,  H01L23/544 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/81 ,  H01L24/83 ,  H01L24/85 ,  H01L33/62 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54486 ,  H01L2224/10175 ,  H01L2224/131 ,  H01L2224/1319 ,  H01L2224/26175 ,  H01L2224/2919 ,  H01L2224/81132 ,  H01L2224/81385 ,  H01L2224/83132 ,  H01L2224/83385 ,  H01L2224/85132 ,  H01L2224/85385 ,  H01L2924/00014 ,  H01L2924/12041 ,  H05K1/111 ,  H05K1/189 ,  H05K3/321 ,  H05K3/3436 ,  H05K2201/09745 ,  H05K2201/09918 ,  H05K2201/10106 ,  H01L2224/45099 ,  H01L2924/014

Abstract: A flexible multilayer construction (100) for mounting a light emitting semiconductor device (200) (LESD), includes a flexible dielectric substrate (110) having an LESD mounting region (120), first and second electrically conductive pads (130, 140) disposed in the LESD mounting region for electrically connecting to corresponding first and second electrically conductive terminals of an LESD (200) received in the LESD mounting region, and a first fiducial alignment mark (150) for an accurate placement of an LESD in the LESD mounting region. The first fiducial alignment mark is disposed within the LESD mounting region.

Abstract translation: 一种用于安装发光半导体器件（200）（LESD）的柔性多层结构（100），包括具有LESD安装区域（120）的柔性电介质基片（110），第一和第二导电焊盘（130,140） 在LESD安装区域中，用于电连接到接收在LESD安装区域中的LESD（200）的对应的第一和第二导电端子，以及用于在LESD安装区域中精确放置LESD的第一基准对准标记（150） 。 第一基准对准标记设置在LESD安装区域内。

公开(公告)号：WO2016161223A1

公开(公告)日：2016-10-06

申请号：PCT/US2016/025454

申请日：2016-04-01

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： KEEFE, Andrew ,  MCKNIGHT, Geoffrey P. ,  HERRERA, Guillermo

IPC: H01L27/146 ,  H01L27/148

CPC classification number: H01L21/304 ,  H01L23/13 ,  H01L24/83 ,  H01L27/14601 ,  H01L27/14607 ,  H01L27/14625 ,  H01L27/14683 ,  H01L27/14698 ,  H01L2224/83385

Abstract: Techniques for fabricating a semiconductor chip having a curved surface may include placing a substantially flat semiconductor chip in a recess surface of a concave mold such that corners or edges of the semiconductor chip are unconstrained or are the only portions of the semiconductor chip in physical contact with the concave mold; and bending the substantially flat semiconductor chip to form a concave shaped semiconductor chip by applying a force on the semiconductor chip toward the bottom of the recessed surface. The corners or edges of the semiconductor chip move or slide relative to the recess surface during the bending.

Abstract translation: 用于制造具有弯曲表面的半导体芯片的技术可以包括将基本平坦的半导体芯片放置在凹模的凹陷表面中，使得半导体芯片的拐角或边缘不受约束，或者是与半导体芯片物理接触的唯一部分 凹模; 并且通过在半导体芯片上向凹入表面的底部施加力而弯曲基本平坦的半导体芯片以形成凹形半导体芯片。 半导体芯片的拐角或边缘在弯曲期间相对于凹部表面移动或滑动。

公开(公告)号：WO2016092791A1

公开(公告)日：2016-06-16

申请号：PCT/JP2015/006035

申请日：2015-12-04

Applicant: 株式会社デンソー

Inventor： 林　英二 ,  小林　渉 ,  野村　英司 ,  神田　和輝

IPC: H01L23/48 ,  H01L23/40

CPC classification number: H01L23/40 ,  H01L23/48 ,  H01L2224/26145 ,  H01L2224/26175 ,  H01L2224/291 ,  H01L2224/33 ,  H01L2224/33181 ,  H01L2224/48247 ,  H01L2224/83365 ,  H01L2224/83385 ,  H01L2924/0002 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/014

Abstract: 　半導体装置は、一面（１１ａ）に電極（１２）を有する半導体チップ（１１，１１Ｈ，１１Ｌ）と、前記半導体チップの一面側の第１導電部材（２３，２３Ｈ，２３Ｌ）と、基材（１９ａ）と皮膜（１９ｂ）を有し、前記半導体チップと前記第１導電部材の間に介在する金属部材（１８，１８Ｈ，１８Ｌ）と、前記半導体チップの電極と前記金属部材との間の第１はんだ（１７）と、前記金属部材と前記第１導電部材の間の第２はんだ（２２）とを備える。前記皮膜が、前記基材の表面上の金属薄膜（２０）と凹凸酸化膜（２１，３１，３２）とを有する。前記凹凸酸化膜は、前記金属部材の表面のうち、前記第１はんだが接続される第１接続領域（１８ｄ）と前記第２はんだが接続される第２接続領域（１８ｅ）とをつなぐつなぎ領域（１８ｆ）の一部において、前記金属薄膜上に配置されている。

Abstract translation: 该半导体装置设置有：在一个表面（11a）上具有电极（12）的半导体芯片（11,11H，11L） 在半导体芯片的一个表面侧的第一导电构件（23,23H，23L）; 具有基材（19a）和膜（19b）的金属构件（18,18H，18L），并且设置在所述半导体芯片和所述第一导电构件之间; 金属构件和半导体芯片的电极之间的第一焊料（17）; 以及金属构件和第一导电构件之间的第二焊料（22）。 该薄膜在基材的前表面上具有金属薄膜（20）和凹凸的氧化膜（21,31,32）。 凹凸突出的氧化膜在连接区域（18f）的连接区域（18f）的一部分上配置在金属薄膜上，第一连接区域（18d）与第一焊料连接，第二连接区域（18e） 所述第二焊料与其连接，所述部分是所述金属构件的前表面的一部分。

公开(公告)号：WO2016044389A1

公开(公告)日：2016-03-24

申请号：PCT/US2015/050374

申请日：2015-09-16

Applicant: INVENSAS CORPORATION

Inventor： KATKAR, Rajesh ,  WANG, Liang ,  UZOH, Cyprian, Emeka ,  TOSAYA, Eric, S.

IPC: H01L21/56

CPC classification number: H01L21/563 ,  H01L21/481 ,  H01L23/13 ,  H01L23/3178 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L24/91 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/06102 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/16237 ,  H01L2224/2908 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29388 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/81203 ,  H01L2224/81395 ,  H01L2224/814 ,  H01L2224/81815 ,  H01L2224/83192 ,  H01L2224/83193 ,  H01L2224/83203 ,  H01L2224/83385 ,  H01L2224/83856 ,  H01L2224/9211 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/14 ,  H01L2924/15159 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83

Abstract: A microelectronic component (110, 120) has a contact pad (110C, 120C, 920C) recessed in a cavity (410) and covered by underfill tape (130). The cavity has a void (410V) below the underfill tape. A protruding contact pad of another microelectronic component ruptures the underfill tape to enter the cavity and bond to the recessed contact pad. The void helps in rupturing the underfill tape, thus reducing the amount of underfill residue between the two contact pads and improving the contact resistance. Also provided is a microelectronic component having a substrate with a cavity and having a through- substrate via extending into the cavity. Other features are also provided.

Abstract translation: 微电子部件（110,120）具有凹陷在空腔（410）中并被底部填充带（130）覆盖的接触垫（110C，120C，920C）。 空腔在底部填充带下方具有空隙（410V）。 另一微电子元件的突出的接触垫破坏了底部填充带进入腔并结合到凹陷接触垫。 该空隙有助于破裂底部填充带，从而减少两个接触垫之间的底部填充残余物的量并改善接触电阻。 还提供了一种微电子部件，其具有具有空腔的基板，并且具有通过延伸到空腔中的通孔。 还提供其他功能。

公开(公告)号：WO2016024445A1

公开(公告)日：2016-02-18

申请号：PCT/JP2015/068065

申请日：2015-06-23

Applicant: 富士電機株式会社 ,  小松 康佑

Inventor： 小松　康佑

IPC: H01L25/07 ,  H01L21/60 ,  H01L23/48 ,  H01L25/18

CPC classification number: H01L23/48 ,  H01L23/3735 ,  H01L23/49811 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/83 ,  H01L25/07 ,  H01L25/18 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29294 ,  H01L2224/293 ,  H01L2224/32105 ,  H01L2224/32106 ,  H01L2224/32225 ,  H01L2224/32227 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/48091 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2224/834 ,  H01L2224/83447 ,  H01L2224/83455 ,  H01L2224/83815 ,  H01L2224/8384 ,  H01L2224/83851 ,  H01L2224/85447 ,  H01L2924/00014 ,  H01L2924/15151 ,  H01L2924/15159 ,  H01L2924/15162 ,  H01L2924/181 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/0781

Abstract: 　半導体装置は、回路板を有する積層基板と、回路板に固定された半導体チップと、筒形状である先端部と、筒以外の形状である配線部を有し、先端部と配線部が一つの導電部材で構成されている端子と、回路板と先端部を電気的かつ機械的に接続する接合材とを備えている。

Abstract translation: 该半导体装置具有层叠基板，其具有电路基板，固定于电路基板的半导体芯片，管状前端部以及管状以外的形状的布线部，并且设置有端子， 端部和布线部分由一个电气和机械耦合电路板和前端部分的导电构件和接合材料形成。

公开(公告)号：WO2015046073A1

公开(公告)日：2015-04-02

申请号：PCT/JP2014/074899

申请日：2014-09-19

Applicant: 日東電工株式会社

Inventor： 花園　博行 ,  高本　尚英 ,  福井　章洋

IPC: H01L21/60 ,  H01L21/52

CPC classification number: H01L24/11 ,  H01L21/48 ,  H01L21/561 ,  H01L21/563 ,  H01L21/6836 ,  H01L24/13 ,  H01L24/27 ,  H01L24/29 ,  H01L24/81 ,  H01L24/83 ,  H01L24/91 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68377 ,  H01L2224/11019 ,  H01L2224/11502 ,  H01L2224/11515 ,  H01L2224/1155 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/16227 ,  H01L2224/27003 ,  H01L2224/27334 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29311 ,  H01L2224/29318 ,  H01L2224/29324 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29355 ,  H01L2224/29364 ,  H01L2224/29371 ,  H01L2224/29387 ,  H01L2224/29499 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83365 ,  H01L2224/83385 ,  H01L2224/83862 ,  H01L2224/9211 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/014 ,  H01L2224/27 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2224/81 ,  H01L2224/83

Abstract: 　半導体チップにシート状樹脂組成物が貼り付けられたシート状樹脂組成物付きチップを準備する工程Ａと、被着体を準備する工程Ｂと、被着体に、シート状樹脂組成物付きチップを、シート状樹脂組成物を貼り合わせ面にして貼り付ける工程Ｃと、工程Ｃの後に、シート状樹脂組成物を加熱して半硬化させる工程Ｄと、工程Ｄの後に、工程Ｄにおける加熱よりも高温でシート状樹脂組成物を加熱して硬化させる工程Ｅとを含む半導体装置の製造方法。

Abstract translation: 该半导体装置的制造方法包括：制备片状树脂组合物附着芯片的工序（A），其具有与半导体芯片接合的片状树脂组合物， 步骤（B），用于制备所述芯片要被粘合的主体; 通过使片状树脂组合物作为接合面，将贴附有片状树脂组合物的芯片与主体接合的工序（C） 在步骤（C）之后通过加热组合物半固化片状树脂组合物的步骤（D）; 和步骤（E），用于在步骤（D）之后在步骤（D）中在比加热温度高的温度下加热组合物来固化片状树脂组合物。

公开(公告)号：WO2015001583A1

公开(公告)日：2015-01-08

申请号：PCT/JP2013/004081

申请日：2013-07-01

Applicant: HITACHI, LTD.

Inventor： DIGUNA, Lina Jaya ,  OKAMOTO, Masahide ,  TAMAKI, Kenji

IPC: G01R31/28 ,  H01L21/52

CPC classification number: G01R31/048 ,  G01R31/003 ,  G01R31/2817 ,  G01R31/2818 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L2224/04042 ,  H01L2224/27462 ,  H01L2224/27464 ,  H01L2224/27849 ,  H01L2224/29082 ,  H01L2224/29101 ,  H01L2224/29155 ,  H01L2224/29655 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2224/83908 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/13091 ,  H01L2924/20105 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/00012 ,  H01L2924/014

Abstract: The problem to be solved by the present invention is to provide a substrate for providing early warning of degradation in a semiconductor device. The problem is solved by providing a substrate comprising an actual device comprising a semiconductor component and a solder joint, and a dummy device closely placed to the actual device on the substrate and connected electrically in parallel circuit to the actual device, comprising a dummy semiconductor component and a solder joint comprising an outer solder joint part and an inner solder joint part, wherein the outer solder joint part has same characteristic to the solder joint of the actual device and the inner solder joint part accelerates the crack growth faster than the outer solder joint, and percentage area of outer solder joint part is smaller than the predetermined failure criterion of delamination percentage in actual device corresponding to the threshold value of electrical change.

Abstract translation: 本发明要解决的问题是提供一种用于在半导体器件中提供劣化的预警的基板。 该问题通过提供一种包括包括半导体部件和焊接接头的实际器件的基板和紧密地放置在基板上的实际器件上的虚设装置来解决，并且与实际器件电并联电路，包括虚拟半导体部件 以及包括外部焊接部和内部焊点部的焊接接合部，其中，外部焊点部与实际器件的焊点具有相同的特性，内部焊点部比加工外部焊点更快地加速裂纹生长 ，外部焊点部分的百分比面积小于实际装置中对应于电气变化阈值的分层百分比的预定失效标准。

公开(公告)号：WO2014193501A1

公开(公告)日：2014-12-04

申请号：PCT/US2014/018555

申请日：2014-02-26

Applicant: NEWLANS, INC.

Inventor： GUPTA, Dev V. ,  LAI, Zhiguo ,  MOUSSA, Mehdi Si

IPC: H03H7/01

CPC classification number: H01F17/0013 ,  H01F2017/0026 ,  H01G4/38 ,  H01G4/40 ,  H01G5/38 ,  H01L23/642 ,  H01L27/0811 ,  H01L28/10 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/83385 ,  H01L2924/0002 ,  H01L2924/15311 ,  H03H5/003 ,  H03H7/01 ,  H03H7/0115 ,  H03H7/0138 ,  H03H7/0153 ,  H03H7/09 ,  H03H7/38 ,  H03H7/48 ,  H03H11/1291 ,  H03H2210/025 ,  H03H2210/036 ,  H03H2240/00 ,  H01L2924/00014 ,  H01L2924/00

Abstract: A signal handler providing high linearity in a small size, applicable across wide operating frequencies and bandwidths, while also adapted to preferred integrated circuit (IC) and printed circuit board technologies. In one implementation, a signal handling apparatus (100) includes an input impedance transformer (102) for receiving an input signal and matching an internal apparatus impedance, a splitter (104) for providing N split signals, a number of signal processing circuits (110; 112-1,..., 112-m) for processing the N split signals, a combiner (120) for combining the N split signals into a combined signal, and output impedance transformer (122) for receiving the combined signal and for matching the internal apparatus impedance to an output impedance of the apparatus. The apparatus may provide filtering, duplexing and other radio frequency signal processing functions. A tunable duplexer may be implemented using a vector inductor and tunable capacitor array with frequency dependent impedance transformers.

Abstract translation: 信号处理器提供小尺寸的高线性度，适用于宽工作频率和带宽，同时也适用于优选的集成电路（IC）和印刷电路板技术。 在一个实现中，信号处理装置（100）包括用于接收输入信号并匹配内部装置阻抗的输入阻抗变换器（102），用于提供N个分离信号的分离器（104），多个信号处理电路 ; 112-1，...，112-m），用于将N个分离信号组合成组合信号的组合器（120），以及用于接收组合信号的输出阻抗变换器（122） 将内部设备阻抗匹配到设备的输出阻抗。 该装置可以提供滤波，双工和其他射频信号处理功能。 可以使用具有频率相关阻抗变换器的矢量电感器和可调谐电容器阵列来实现可调谐双工器。

公开(公告)号：WO2014151141A1

公开(公告)日：2014-09-25

申请号：PCT/US2014/025079

申请日：2014-03-12

Applicant: THE CHARLES STARK DRAPER LABORATORY, INC.

Inventor： SRIRAM, Tirunelveli ,  SMITH, Brian ,  MCLAUGHLIN, Bryan ,  LACHAPELLE, John

IPC: A61N1/05

CPC classification number: H01L24/83 ,  A61B5/0031 ,  A61B5/04001 ,  A61N1/05 ,  A61N1/0543 ,  A61N1/0551 ,  A61N1/375 ,  H01L23/13 ,  H01L23/147 ,  H01L23/3107 ,  H01L23/49827 ,  H01L23/4985 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L25/065 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/45169 ,  H01L2224/4811 ,  H01L2224/48496 ,  H01L2224/83007 ,  H01L2224/83345 ,  H01L2224/83365 ,  H01L2224/83385 ,  H01L2224/83986 ,  H01L2224/85 ,  H01L2224/85007 ,  H01L2224/85345 ,  H01L2224/85385 ,  H01L2224/85986 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/00 ,  H01L2924/0001 ,  H01L2224/05599

Abstract: A method for bonding a hermetic module to an electrode array including the steps of: providing the electrode array having a flexible substrate with a top surface and a bottom surface and including a plurality of pads in the top surface of the substrate; attaching the hermetic module to the bottom surface of the electrode array, the hermetic module having a plurality of bond-pads wherein each bond-pad is adjacent to the bottom surface of the electrode array and aligns with a respective pad; drill holes through each pad to the corresponding bond-pad; filling each hole with biocompatible conductive ink; forming a rivet on the biocompatible conductive ink over each pad; and overmolding the electrode array with a moisture barrier material.

Abstract translation: 一种将密封模块粘合到电极阵列的方法，包括以下步骤：提供具有顶表面和底表面的柔性基底的电极阵列，并且在基底的顶表面中包括多个垫片; 将密封模块附接到电极阵列的底表面，密封模块具有多个接合焊盘，其中每个接合焊盘邻近电极阵列的底表面并与相应的焊盘对齐; 通过每个焊盘钻孔到相应的焊盘; 用生物相容的导电油墨填充每个孔; 在每个垫上的生物相容性导电油墨上形成铆钉; 并用防潮材料包覆模制电极阵列。

公开(公告)号：WO2014092089A1

公开(公告)日：2014-06-19

申请号：PCT/JP2013/083109

申请日：2013-12-10

Applicant: 株式会社 日立パワーデバイス

Inventor： 恩田　智弘 ,  石川　耕一 ,  武田　翼

IPC: H01L29/861 ,  H01L21/312 ,  H01L23/29 ,  H01L23/31 ,  H01L25/11 ,  H01L29/868 ,  H02M7/06

CPC classification number: H01L24/33 ,  H01L23/051 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/3185 ,  H01L24/01 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L29/861 ,  H01L29/868 ,  H01L2224/06181 ,  H01L2224/26145 ,  H01L2224/291 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/83385 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/181 ,  H01L2924/351 ,  H02M7/06 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　本発明に係るパワー半導体装置は、ｐ基板型正極素子またはｎ基板型負極素子の半導体チップ（１０）を用いて構成されるが、ｐ基板型正極素子の半導体チップ（１０）の場合、半導体チップ（１０）は、接合材（４１）を介してベース電極体（３０）の上面に、ｐｎ接合部（１３）が近い側の主面が接合され、また、半導体チップ（１０）の他方の主面の上部には、接合材（４０）を介してリード電極体（２０）が接合される。そして、半導体チップ（１０）の端部側面には、絶縁保護膜（５０）が形成され、さらにその外部には、封止樹脂体（６０）が形成されている。

Abstract translation: 该功率半导体装置使用p基板正极元件或n基板负极元件的半导体芯片（10）构成，但是在p基板正极元件的半导体芯片（10）的情况下， 在靠近pn结（13）的一侧的半导体芯片（10）的主表面通过其间的接合材料（41）接合到基底电极体（30）的顶表面，并且引线电极体 （20）之间的接合材料（40）连接到半导体芯片（10）的另一个主表面的顶部。 此外，在半导体芯片（10）的端侧表面形成有绝缘保护膜（50），此外，在其外部形成有密封树脂体（60）。