中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

260 records (took 0.024 seconds)

    STANDOFF MEMBERS FOR SEMICONDUCTOR PACKAGE
    1.
    发明申请
    STANDOFF MEMBERS FOR SEMICONDUCTOR PACKAGE 审中-公开

    公开(公告)号：WO2018125452A1

    公开(公告)日：2018-07-05

    申请号：PCT/US2017063328

    申请日：2017-11-27

    Applicant: INTEL CORP

    Inventor： CHANG JE-YOUNG ,  SAHASRABUDHE SHUBHADA H ,  HARIRCHIAN TANNAZ

    IPC: H01L23/482 ,  H01L23/13 ,  H01L23/485 ,  H01L23/498

    CPC classification number: H01L23/562 ,  H01L21/481 ,  H01L21/4846 ,  H01L23/04 ,  H01L23/16 ,  H01L23/3675 ,  H01L23/49822 ,  H01L23/49838 ,  H01L25/0655

    Abstract: Semiconductor packages having support members are provided. Support members can mitigate damage to a semiconductor die mounted on a semiconductor package. In some embodiments, an arrangement of support packages can be formed at respective locations of a frame layer that serves as a stiffener for the semiconductor package. Each support member in the arrangement can be formed from a same material of the frame layer or a different material. In some embodiments, a support member can be mounted or otherwise coupled to an exposed surface of the frame layer. In addition or in other embodiments, a support member can be mounted on a surface that supports the semiconductor die. The arrangement of support members can include support members comprising a first material and/or other support members formed from respective materials. A support member can be formed from a metal, a metal alloy, a semiconductor, a polymer, a composite material, or a porous material.

    CHIP PACKAGE ASSEMBLY HAVING CONFORMAL LID
    2.
    发明申请
    CHIP PACKAGE ASSEMBLY HAVING CONFORMAL LID 审中-公开
    芯片封装组件具有一致的盖子

    公开(公告)号：WO2017222918A1

    公开(公告)日：2017-12-28

    申请号：PCT/US2017/037784

    申请日：2017-06-15

    Applicant: XILINX, INC.

    Inventor： GANDHI, Jaspreet Singh

    IPC: H01L23/04 ,  H01L23/00

    CPC classification number: H01L23/13 ,  H01L23/04 ,  H01L23/367 ,  H01L23/3675 ,  H01L23/3737 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/562 ,  H01L23/585 ,  H01L25/0655 ,  H01L2224/16225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/15311 ,  H01L2924/16153 ,  H01L2924/16251 ,  H01L2924/3511

    Abstract: A chip package assembly and method for fabricating the same are provided which utilize a conformal lid (150, 450) to improve the chip package assembly from deformation. In one example, a chip package assembly is provided that includes integrated circuit (IC) dies, a packaging substrate, and a lid (250, 450). The packaging substrate has a die receiving area (120) that is defined by the laterally outermost extents of the IC dies mounted to the packaging substrate (150). The lid (150, 450) a surface that includes a first region (254) and a second region. The first region (254) is disposed over the first IC die (110) while the second region (258) of the lid (150, 450) extends below the second surface the first IC die (110) and is spaced above the packaging substrate (150). At least a portion of the second region (258) of the lid (150, 450) is overlapped with the die receiving area (120).

    Abstract translation: 提供了一种芯片封装组件及其制造方法，其利用共形盖（150,450）来改善芯片封装组件的变形。 在一个示例中，提供了一种芯片封装组件，其包括集成电路（IC）管芯，封装衬底和盖（250,450）。 封装衬底具有由安装到封装衬底（150）的IC裸片的横向最外部范围限定的裸片接收区域（120）。 盖（150,450）包括第一区域（254）和第二区域的表面。 第一区域（254）设置在第一IC管芯（110）上方，而盖（150,450）的第二区域（258）延伸到第一IC管芯（110）的第二表面下方并且在封装衬底 （150）。 盖（150,450）的第二区域（258）的至少一部分与管芯容纳区域（120）重叠。

    半導体装置およびその製造方法
    3.
    发明申请
    半導体装置およびその製造方法 审中-公开
    半导体器件及其制造方法

    公开(公告)号：WO2016199634A1

    公开(公告)日：2016-12-15

    申请号：PCT/JP2016/066155

    申请日：2016-06-01

    Applicant: 三菱電機株式会社

    Inventor： 石田　清 ,  木村　実人 ,  宮脇　勝巳 ,  垂井　幸宣 ,  白藤　恵子

    IPC: H01L23/00 ,  H01L23/02

    CPC classification number: H01L24/48 ,  H01L23/00 ,  H01L23/02 ,  H01L23/04 ,  H01L24/73 ,  H01L2224/4807 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2924/3025

    Abstract: 半導体装置（１）は、基板（２ａ）と、半導体素子（３）と、接地パッド（１０）と、絶縁被覆部材（１３）と、導電性接合部材（１２）と、導電性キャップ（４）とを備えている。絶縁被覆部材（１３）は接地パッド（１０）の外周側を露出し、接地パッド（１０）の内周側を覆い、かつ接地パッド（１０）上から基板（２ａ）上に段差が形成されるように設けられている。導電性接合部材（１２）は接地パッド（１０）の外周側に配置されている。導電性キャップ（４）は半導体素子（３）を覆うように接地パッド（１０）に導電性接合部材（１２）によって接合されている。導電性キャップ（４）の底部（ＢＰ）の内周端が絶縁被覆部材（１３）の外周端よりも内周側に配置されている。底部（ＢＰ）は外周端から内周端に向かって主面（Ｓ１）との距離が連続的に小さくなる形状を有する。

    Abstract translation: 半导体器件（1）设置有基板（2a），半导体元件（3），接地垫（10），绝缘覆盖部件（13），导电接合部件（12）和导电盖 4）。 绝缘覆盖部件（13）露出接地焊盘（10）的外周并覆盖接地焊盘（10）的内周，并且设置成使得从接地焊盘（10）到基板 （2a）中。 导电接合部件（12）设置在接地焊盘（10）的外周。 导电盖（4）通过导电接合构件（12）与接地垫（10）接合，以覆盖半导体元件（3）。 导电盖（4）的底部（BP）的内周端部比隔热覆盖构件（13）的外周端更靠近内周配置。 底部（BP）的形状使得在与主表面的距离中从外周端到内周端连续地下降（S1）。

    圧電振動素子搭載用基板並びに圧電振動子及びその製造方法
    4.
    发明申请
    圧電振動素子搭載用基板並びに圧電振動子及びその製造方法 审中-公开
    用于安装压电振动元件的基板，压电振动器和制造压电振动器的方法

    公开(公告)号：WO2016190090A1

    公开(公告)日：2016-12-01

    申请号：PCT/JP2016/063923

    申请日：2016-05-10

    Applicant: 株式会社村田製作所

    Inventor： 新家　博之 ,  池田　吉宏

    IPC: H03H9/02 ,  H01L23/02 ,  H03H3/02

    CPC classification number: H03H3/02 ,  H01L23/02 ,  H01L23/04 ,  H01L23/08 ,  H03H9/02 ,  H03H9/0519 ,  H03H9/1021

    Abstract: 圧電振動子（１）は、圧電振動素子（１００）と、搭載面（３０２）を有するとともに、搭載面（３０２）に電極パターン（３１０）が形成された基板（３００）と、圧電振動素子（１００）を密封封止するように、基板（３００）の搭載面（３０２）に接合材（３５０）を介して接合されたキャップ（２００）とを備え、電極パターン（３１０）は、圧電振動素子（１００）が接続される接続電極（３２０，３２２）と、接続電極（３２０，３２２）から搭載面（３０２）の外縁に向かって引き出される引出電極（３２０ａ，３２２ａ）とを含み、基板（３００）の搭載面（３０２）におけるキャップ（２００）との接合領域（３５２）は、接続電極（３２０，３２２）を囲む全周に亘って設けられ、接合領域（３５２）において、電極パターン（３１０）の少なくとも一部が露出するように絶縁材（３６０，３６２）が形成されている。

    Abstract translation: 压电振子（1）具有：压电振动元件（100）; 基板（300），其具有安装面（302），并且具有形成在安装面（302）上的电极图案（310）; 以及通过在其间具有接合材料（350）而将压电振动元件（100）气密地密封在一起而与基板（300）的安装表面（302）接合的盖（200）。 电极图案（310）包括：与压电振动元件（100）连接的连接电极（320,322）; 以及从连接电极（320,322）向安装面（302）的外端引出的引出电极（320a，322a）。 在连接电极（320,322）周围的整个周边设置有基板（300）的安装面（302）的接合区域（352），所述接合区域与盖体（200）接合，绝缘 形成材料（360,362），使得电极图案（310）的至少一部分在接合区域（352）中露出。

    半導体素子パッケージ、半導体装置および実装構造体
    5.
    发明申请
    半導体素子パッケージ、半導体装置および実装構造体 审中-公开
    半导体元件封装，半导体器件和安装结构

    公开(公告)号：WO2016186128A1

    公开(公告)日：2016-11-24

    申请号：PCT/JP2016/064728

    申请日：2016-05-18

    Applicant: 京セラ株式会社

    Inventor： 川頭　芳規

    IPC: H01L23/04 ,  H01L23/12

    CPC classification number: H01L23/057 ,  H01L23/04 ,  H01L23/043 ,  H01L23/12 ,  H01L23/373 ,  H01L23/48 ,  H01L23/498 ,  H01L31/0203 ,  H01L2224/48091 ,  H01L2924/16195 ,  H01S5/02284 ,  H05K5/00 ,  H05K5/02 ,  H05K7/00 ,  H05K7/02 ,  H05K7/18 ,  H01L2924/00014

    Abstract: 半導体素子パッケージは、基体と枠部材と端子部材とを備え、基体の主面に枠部材が設けられ、この枠部材の基体側には切り欠きが形成されている。切り欠きは、基体の一方主面と枠部材との間の間隙となり、端子部材は間隙となっている切り欠きを塞いで設けられている。端子部材は、第１誘電体層と、第１誘電体層の一表面に設けられる複数の信号配線導体および複数の同一面接地導体層と、第２誘電体層とを含む。第１誘電体層には、一表面の、第１配線導体と第２配線導体との間の領域に、開口する孔が設けられる。

    Abstract translation: 在本发明中，半导体元件封装设置有基板，框架构件和端子构件。 框架构件设置在基板的主表面上，并且在框架构件的基板侧上形成有凹口。 凹口包括框架构件和基底的一个主表面之间的间隙。 端子构件被设置成闭合包括间隙的凹口。 端子构件包括第一电介质层，多个信号线导体和设置在第一电介质层的一个表面上的多个共面接地导体层和第二电介质层。 向第一电介质层设置一个孔，以便在一个表面上开放到第一线路导体和第二线路导体之间的区域。

    ＳＡＷデバイスおよびＳＡＷデバイスの製造方法
    7.
    发明申请
    ＳＡＷデバイスおよびＳＡＷデバイスの製造方法 审中-公开
    用于制造SAW器件的SAW器件和方法

    公开(公告)号：WO2016084936A1

    公开(公告)日：2016-06-02

    申请号：PCT/JP2015/083385

    申请日：2015-11-27

    Applicant: 京セラ株式会社

    Inventor： 梅原　幹裕 ,  鍋島　寛

    IPC: H01L23/04 ,  H01L23/08 ,  H03H3/08 ,  H03H9/25

    CPC classification number: H03H9/25 ,  H01L23/04 ,  H01L23/08 ,  H01L41/23 ,  H01L41/29 ,  H01L41/312 ,  H01L2924/0002 ,  H03H3/08 ,  H03H9/02559 ,  H03H9/1071 ,  H03H9/14538 ,  H01L2924/00

    Abstract: 　ＳＡＷデバイスは、ＳＡＷ素子と、該ＳＡＷ素子に繋がる導体部と、前記ＳＡＷ素子を含むＬＴ基板と、前記ＳＡＷ素子を含む前記ＬＴ基板を収容する筐体とを有する。該筐体は、蓋部と側部と底部とを有する。該底部は、サファイア基板からなり、前記筐体の内面にあたる前記サファイア基板の第１面に前記ＬＴ基板が位置し、前記第１面の反対の第２面が、前記筐体の外表面をなす、前記導電体は、前記サファイア基板および前記ＬＴ基板を連通する貫通孔に位置するビア導体を備えている。

    Abstract translation: 该SAW器件包括：SAW元件; 连接到SAW元件的导体部分; 包括所述SAW元件的LT基板; 以及包含包括SAW元件的LT基板的壳体。 壳体具有盖部，侧部和底部。 底部由蓝宝石衬底构成，LT衬底位于蓝宝石衬底的第一表面上，所述第一表面用作壳体的内表面。 蓝宝石衬底的位于第一表面的相反侧的第二表面用作外壳的外表面。 导体设置有通孔导体，该通孔导体定位在连续穿透蓝宝石衬底和LT衬底的通孔内。

    STACKED SEMICONDUCTOR DIE ASSEMBLIES WITH HIGH EFFICIENCY THERMAL PATHS AND ASSOCIATED SYSTEMS
    8.
    发明申请
    STACKED SEMICONDUCTOR DIE ASSEMBLIES WITH HIGH EFFICIENCY THERMAL PATHS AND ASSOCIATED SYSTEMS 审中-公开
    堆叠式半导体集成电路，具有高效率热性能和相关系统

    公开(公告)号：WO2016010707A1

    公开(公告)日：2016-01-21

    申请号：PCT/US2015/037685

    申请日：2015-06-25

    Applicant: MICRON TECHNOLOGY, INC.

    Inventor： VADHAVKAR, Sameer, S. ,  LI, Xiao ,  GROOTHUIS, Steven, K. ,  LI, Jian ,  GANDHI, Jaspreet, S. ,  DEDDERIAN, James, M. ,  HEMBREE, David, R.

    IPC: H01L23/34 ,  H01L23/48 ,  H01L25/065 ,  H01L25/07

    CPC classification number: H01L25/50 ,  H01L21/4882 ,  H01L21/50 ,  H01L21/563 ,  H01L23/04 ,  H01L23/36 ,  H01L23/3675 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/167 ,  H01L2224/16145 ,  H01L2225/06568 ,  H01L2225/06589

    Abstract: A semiconductor die assembly having high efficiency thermal paths. In one embodiment, the semiconductor die assembly comprises a package support substrate, a first semiconductor die having a peripheral region and a stacking region, and a second semiconductor die attached to the stacking region of the first die such that the peripheral region is lateral of the second die. The assembly further includes a thermal transfer unit having a base attached to the peripheral region of the first die, a cover attached to the base by an adhesive, and a cavity defined by at least cover, wherein the second die is within the cavity. The assembly also includes an underfill in the cavity, wherein a fillet portion of the underfill extends a distance up along a portion of the footing and upward along at least a portion of the base.

    Abstract translation: 具有高效率热路径的半导体管芯组件。 在一个实施例中，半导体管芯组件包括封装支撑衬底，具有周边区域和堆叠区域的第一半导体管芯，以及附接到第一管芯的堆叠区域的第二半导体管芯，使得外围区域是 第二次死亡 组件还包括热传递单元，其具有附接到第一模具的周边区域的基座，通过粘合剂附接到基座的盖子以及至少由盖子限定的空腔，其中第二模具在空腔内。 组件还包括在腔中的底部填充物，其中底部填充物的圆角部分沿着基脚的一部分向上延伸一段距离，并沿基部的至少一部分向上延伸。

    電子部品収納用パッケージおよび電子装置
    10.
    发明申请
    電子部品収納用パッケージおよび電子装置 审中-公开
    包含电子元件的封装和电子器件

    公开(公告)号：WO2015129731A1

    公开(公告)日：2015-09-03

    申请号：PCT/JP2015/055355

    申请日：2015-02-25

    Applicant: 京セラ株式会社

    Inventor： 川頭　芳規

    IPC: H01L23/04 ,  H01L23/02 ,  H01P5/02 ,  H01S5/022

    CPC classification number: H01L23/04 ,  H01L23/047 ,  H01L23/057 ,  H01L23/12 ,  H01L23/66 ,  H01L2924/0002 ,  H05K1/0219 ,  H05K1/117 ,  H05K2201/09481 ,  H01L2924/00

    Abstract: 　電子部品収納用パッケージ１は、電子部品１１が載置される載置領域Ｒを上面に有する基板２と、基板２の上面に載置領域Ｒを囲むように設けられた、内外に開口する貫通部Ｈを有する枠体３と、枠体３に貫通部Ｈを塞ぐように設けられた、枠体３の内外に延在するとともに、電子部品１１に電気的に接続される複数の配線導体４を有する入出力部材５とを備え、入出力部材５は、枠体３で囲まれた領域内において、配線導体４と重なる箇所に、配線導体４に接続されたビア導体５１が内蔵されており、ビア導体５１の下端の周囲にビア導体５１と間を空けてグランド層５２が設けられている。高周波特性を改善できる。

    Abstract translation: 该含电子成分的封装（1）包括：基板（2），其上表面具有放置电子部件（11）的放置区域（R） 框架（3），其被设置为将所述放置区域（R）包围在所述基板（2）的上表面上，并具有向内外开放的贯通部（H）; 以及设置在框架（3）上以便关闭其通过部分（H）的I / O构件（5），并且具有在框架的内部和外部延伸的多个布线导体（4） （3）并且电连接到电子部件（11）。 在由框架（3）包围的区域内，I / O构件（5）具有内置的通孔导体（51），其连接到布线导体（4）并且被定位成与其重合。 I / O构件（5）还在其底端附近设置有距通孔导体（51）一定距离的接地层（52）。 本发明可以改善高频特性。

Patent Agency Ranking