摘要:
The invention relates to a method for producing a substrate arrangement (10, 10") for connecting to an electronic component (30), comprising the steps of: providing a substrate (11) that has a first side (12) and a second side (13), applying a contacting material layer (15) to the first side (12) of said substrate (11), and applying a pre-fixation agent (18) to at least some sections of a side (16) of the contacting material layer (15) that faces away from said substrate (11). The invention also relates to a corresponding substrate arrangement (10, 10") and to a corresponding method for connecting at least one electronic component (30) to the substrate arrangement (10, 10"). The claimed measures provide for sufficient handling strength during transportation from the place of assembly to the place of connection. The contacting material layer (15) should preferably be applied across the whole surface, or close to the whole surface, on the first side (12) of the substrate (11). The substrate (11), with the applied contacting material layer (15) and the applied pre-fixation agent (18), can be positioned detachably on a carrier (20). When connecting to the electronic component (30, 30'), the substrate arrangement (10, 10") is sintered, crimped, soldered and/or bonded thereto. The substrate (11) can be a metal sheet or a metal strip section, particularly a copper sheet or a copper strip section, a lead frame, a DCB substrate or a PCB substrate. The electronic component (30) can be a semiconductor, a DCB substrate or a PCB substrate.
摘要:
In described examples, a dual leadframe (100) for semiconductor systems includes: a first leadframe (110) having first metal zones separated by first gaps, the first metal zones including portions of reduced thickness and joint provisions in selected first locations; and a second leadframe (120) having second metal zones separated by second gaps, the second metal zones including portions of reduced thickness and joint provisions (150) in selected second locations matching the first locations. The second leadframe (120) is stacked on top of the first leadframe (110) and the joint provisions of the matching second and first locations linked together. The resulting dual leadframe (100) may further include insulating material (140) filling the first and second gaps and the zone portions of reduced thickness, and has insulating surfaces coplanar with the top and bottom metallic surfaces.
摘要:
In the fabrication of semiconductor packages, a leadframe is formed by masking and etching a metal sheet from both sides, and a plastic block is formed over a plurality of dice attached to die pads in the leadframe. A laser beam is used to form individual plastic capsules for each package, and a second laser beam is used to singulate the packages by severing the metal conductors, tie bars and rails between the packages. A wide variety of different types of packages, from gull-wing footed packages to leadless packages, with either exposed or isolated die pads, may be fabricated merely by varying the patterns of the openings in the mask layers and the width of the plastic trenches created by the first laser beam.
摘要:
Verfahren zum Aufbringen mehrerer diskreter Schichtfragmente aus getrockneter Metallsinterzubereitung auf vorbestimmte, elektrisch leitfähige Oberflächenanteile eines Trägers für Elektronikbauteile, umfassend die Schritte: (1) Aufbringen mehrerer diskreter Schichtfragmente aus Metallsinterzubereitung auf eine Seite eines ebenen Transfersubstrats in zu den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen spiegelbildlicher Anordnung, (2) Trocknen der so aufgebrachten Metallsinterzubereitung unter Vermeidung des Sinterns, (3) Anordnen und Inkontaktbringen des Transfersubstrats mit den Schichtfragmenten aus getrockneter Metallsinterzubereitung zur Oberfläche des Trägers für Elektronikbauteile hin gewandt und unter Sicherstellung einer deckungsgleichen Positionierung der mit der getrockneten Metallsinterzubereitung versehenen Oberflächenanteile des Transfersubstrats und der vorbestimmten, elektrisch leitfähigen Oberflächenanteile des Trägers für Elektronikbauteile, (4) Anwenden von Presskraft auf die in Schritt (3) geschaffene Kontaktanordnung, und (5) Entfernen des Transfersubstrats von der Kontaktanordnung, wobei die Haftkraft der getrockneten Metallsinterzubereitung nach Abschluss von Schritt (4) gegenüber den vorbestimmten, elektrisch leitfähigen Oberflächenanteilen des Trägers für Elektronikbauteile größer ist als gegenüber der Oberfläche des Transfersubstrats, wobei es sich bei dem ebenen Transfersubstrat um eine nicht sinterbare und gegebenenfalls beschichtete Metallfolie oder um eine thermoplastische Kunststofffolie handelt, wobei der Träger für Elektronikbauteile ein Substrat mit einer ebenen, eine oder mehrere Vertiefungen von 10 bis 500 μm aufweisenden Oberfläche darstellt und zugleich aus der Gruppe bestehend aus Stanzgittern, Keramiksubstraten, DCB-Substraten und Metallverbundwerkstoffen ausgewählt ist, und wobei sich mindestens ein vorbestimmter, elektrisch leitfähiger Oberflächenanteil in einer Vertiefung befindet. Der Träger für Elektronikbauteile kann schon mit einem oder mehreren Elektronikbauteilen bestückt sein. Das Trägersubstrat kann Aussparungen für auf dem Träger schon vorhandene Elektronikbauteile aufweisen. Der mit getrockneter Metallsinterzubereitung versehene Träger für Elektronikbauteile wird in einem Verfahren verwendet, in welchem zunächst eine Sandwichanordnung aus dem mit getrockneter Metallsinterzubereitung versehenen Träger für Elektronikbauteile und Elektronikbauteilen geschaffen und danach die Sandwichanordnung einem Sinterprozess unterworfen wird.
摘要:
An electronics packaging arrangement, a lead frame construct for use in an electronics packaging arrangement, and a method for manufacturing an electronics packaging arrangement. A lead frame made of copper, for example, includes a metallic barrier layer of nickel, for example, to prevent oxidation of the metal of the lead frame. A relatively thin wetting promoting layer of copper, for example, is provided on the metallic barrier layer to promote uniform wetting of a solder, such as a lead-free, zinc-based solder, onto the lead frame during a die connect process by which a chip is connected to the lead frame. A copper/zinc intermetallic layer is formed during the flow and solidification of the solder. Substantially all of the copper in the copper layer is consumed during formation of the copper/zinc intermetallic layer, and the intermetallic layer is sufficiently thin to resist internal cracking failure during manufacture and subsequent use of the electronics packaging arrangement.