公开(公告)号：CN108155166A

公开(公告)日：2018-06-12

申请号：CN201710992519.6

申请日：2017-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  余振华 ,  叶德强 ,  陈宪伟 ,  陈英儒

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L23/5283 ,  H01L23/5226 ,  H01L24/02 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/73 ,  H01L24/92 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0233 ,  H01L2224/02373 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16235 ,  H01L2224/24147 ,  H01L2224/25171 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73209 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3512 ,  H01L2224/83 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L24/05 ,  H01L2224/0231 ,  H01L2224/02331

Abstract: 本发明实施例公开一种具有提高的性能及可靠性的集成电路封装。所述集成电路封装包括集成电路管芯及布线结构。所述集成电路管芯包括具有周边边缘的导通孔。所述布线结构包括耦合到所述导通孔的导电结构。所述导电结构可包括顶盖区、布线区以及中间区。所述顶盖区可与所述导通孔的区域重叠。所述布线区可具有第一宽度，且所述中间区可沿所述导通孔的所述周边边缘具有第二宽度，其中所述第二宽度可大于所述第一宽度。所述中间区可被配置成将所述顶盖区连接到所述布线区。

公开(公告)号：CN108122874A

公开(公告)日：2018-06-05

申请号：CN201710801467.X

申请日：2017-09-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟

IPC: H01L23/485

Abstract: 本公开提供一种半导体封装结构。此半导体封装结构包括一芯片、一封膜材料、一穿孔、一第一重新分布层布线与一第二重新分布层布线。封膜材料包围芯片。穿孔从封膜材料的一第一表面延伸至一第二表面，且第二表面是相对于第一表面。第一重新分布层布线设置在封膜材料的第二表面并耦接于穿孔。第二重新分布层布线设置在封膜材料的第二表面并平行于第一重新分布层布线。跨过穿孔的一部分的第二重新分布层布线具有一第一区段以及一第二区段，并且第一区段具有一第一宽度而第二区段具有不同于第一宽度的一第二宽度。本公开提供的半导体封装结构可以避免跨过穿孔的重新分布层布线会发生重新分布层裂开。

公开(公告)号：CN106057787A

公开(公告)日：2016-10-26

申请号：CN201610009901.6

申请日：2016-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L25/0652 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/97 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/83005 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2225/06572 ,  H01L2225/06582 ,  H01L2924/18162 ,  H01L2224/83 ,  H01L25/0657 ,  H01L23/3107

Abstract: 封装件包括第一模制材料、位于第一模制材料中的下层级器件管芯、位于下层级器件管芯和第一模制材料上方的介电层以及延伸至第一介电层以电连接至下层级器件管芯的多条重分布线。该封装件还包括位于介电层上方的上层级器件管芯以及将上层级器件管芯模制在其中的第二模制材料。部分第二模制材料的底面与第一模制材料的顶面接触。本发明的实施例还涉及扇出封装件中的离散聚合物。

公开(公告)号：CN112086400B

公开(公告)日：2025-03-07

申请号：CN201910765121.8

申请日：2019-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发 ,  杨庆荣

IPC: H01L21/768 ,  H01L23/48

Abstract: 本发明实施例公开半导体封装及形成所述半导体封装的方法。所述方法中的一者包括以下步骤。提供第一管芯，其中所述第一管芯包括第一衬底、第一内连结构以及第一焊盘，所述第一内连结构位于所述第一衬底之上，所述第一焊盘设置在所述第一内连结构之上且电连接到所述第一内连结构。在所述第一管芯之上形成第一结合介电层以覆盖所述第一管芯。使用单镶嵌工艺形成穿透所述第一结合介电层的第一结合通孔以电连接所述第一内连结构。

公开(公告)号：CN112420657B

公开(公告)日：2024-08-09

申请号：CN202010354425.8

申请日：2020-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发

IPC: H01L23/498 ,  H01L23/367 ,  H01L21/48

Abstract: 一种器件包括：互连结构，位于衬底上方；多个第一导电焊盘，位于互连结构上方并且连接到互连结构；平坦化停止层，在多个第一导电焊盘的第一导电焊盘的侧壁和顶面上方延伸；表面介电层，在平坦化停止层上方延伸；以及多个第一接合焊盘，位于表面介电层内，并且连接到多个第一导电焊盘。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN112017956B

公开(公告)日：2024-04-30

申请号：CN201910705609.1

申请日：2019-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发 ,  叶松峯

IPC: H01L21/31 ,  H01L23/498 ,  H01L23/48 ,  H01L23/535 ,  H01L25/07 ,  H01L21/56

Abstract: 本发明实施例提供一种三维集成电路(3DIC)结构，所述三维集成电路结构包括通过混合接合结构而接合在一起的第一管芯与第二管芯。所述第一管芯及所述第二管芯中的一者具有焊盘以及设置在所述焊盘之上的顶盖层。所述顶盖层暴露出所述焊盘的顶表面的一部分，且所述焊盘的所述顶表面的所述一部分具有探针标记。所述混合接合结构的接合金属层穿透所述顶盖层以电连接到所述焊盘。本发明实施例还提供一种制作三维集成电路结构的所述第一管芯或所述第二管芯的方法。

公开(公告)号：CN108155166B

公开(公告)日：2022-11-11

申请号：CN201710992519.6

申请日：2017-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  余振华 ,  叶德强 ,  陈宪伟 ,  陈英儒

IPC: H01L23/485 ,  H01L21/60

Abstract: 本揭露实施例涉及一种集成电路封装、一种形成集成电路封装的方法及一种内连结构。本发明实施例公开一种具有提高的性能及可靠性的集成电路封装。所述集成电路封装包括集成电路管芯及布线结构。所述集成电路管芯包括具有周边边缘的导通孔。所述布线结构包括耦合到所述导通孔的导电结构。所述导电结构可包括顶盖区、布线区以及中间区。所述顶盖区可与所述导通孔的区域重叠。所述布线区可具有第一宽度，且所述中间区可沿所述导通孔的所述周边边缘具有第二宽度，其中所述第二宽度可大于所述第一宽度。所述中间区可被配置成将所述顶盖区连接到所述布线区。

公开(公告)号：CN109585384B

公开(公告)日：2022-10-28

申请号：CN201711288879.4

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟 ,  陈英儒

IPC: H01L23/24 ,  H01L25/065 ,  H01L23/485

Abstract: 本发明实施例提供一种包括绝缘密封体、第一半导体管芯、第二半导体管芯及重布线路层的半导体结构。第一半导体管芯与第二半导体管芯嵌置在绝缘密封体中且彼此隔开。第一半导体管芯包括以能够触及的方式暴露出的第一有源表面及分布在所述第一有源表面处的第一导电端子。第二半导体管芯包括以能够触及的方式暴露出的第二有源表面及分布在所述第二有源表面处的第二导电端子。包括导电迹线的重布线路层设置在第一有源表面及第二有源表面上以及绝缘密封体上。导电迹线从第一半导体管芯电连接并蜿蜒地延伸到第二半导体管芯且所述导电迹线的总长度对绝缘密封体的顶部宽度的比率介于约3到约10范围内。

公开(公告)号：CN110660683B

公开(公告)日：2021-10-29

申请号：CN201811292790.X

申请日：2018-11-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈英儒 ,  陈宪伟

IPC: H01L21/56 ,  H01L23/485 ,  H01L21/60

Abstract: 一种方法包括将第一器件管芯和第二器件管芯包封在包封材料中，在第一器件管芯和第二器件管芯上形成再分布线，再分布线电耦合到第一器件管芯和第二器件管芯，以及在再分布线上接合桥接管芯以形成封装件，封装件包括第一器件管芯、第二器件管芯和桥接管芯。桥接管芯电互连第一器件管芯和第二器件管芯。第一器件管芯、第二器件管芯和桥接管芯由伪支撑管芯支撑。本发明的实施例还涉及支撑InFO封装件以减小翘曲。

公开(公告)号：CN112563218A

公开(公告)日：2021-03-26

申请号：CN202011016394.1

申请日：2020-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  陈宪伟 ,  陈洁

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/485 ,  H01L23/498 ,  H01L21/56 ,  H01L21/60

Abstract: 提供一种半导体结构及一种半导体结构的制造方法。所述半导体结构包括集成电路组件、在侧向上包封集成电路组件的侧壁的绝缘层、设置在绝缘层及集成电路组件上的重布线结构、以及与重布线结构相对地耦合到集成电路组件的背侧的翘曲控制部分。重布线结构电连接到集成电路组件。翘曲控制部分包括衬底、设置在衬底与集成电路组件之间的图案化介电层、以及嵌入在图案化介电层中且与集成电路组件电隔离的金属图案。