公开(公告)号：JP6338832B2

公开(公告)日：2018-06-06

申请号：JP2013158833

申请日：2013-07-31

申请人： ルネサスエレクトロニクス株式会社

发明人： 松本 明 ,  三浦 喜直 ,  中柴 康隆

IPC分类号： H01L29/812 ,  H01L21/28 ,  H01L21/336 ,  H01L29/78 ,  H01L29/778 ,  H01L21/337 ,  H01L29/808 ,  H01L21/338

CPC分类号： H01L23/49562 ,  H01L23/4824 ,  H01L23/485 ,  H01L23/492 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49548 ,  H01L23/49575 ,  H01L23/50 ,  H01L23/528 ,  H01L23/5283 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0203 ,  H01L27/0605 ,  H01L27/088 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/45014 ,  H01L2224/451 ,  H01L2224/4805 ,  H01L2224/4813 ,  H01L2224/48177 ,  H01L2224/48247 ,  H01L2224/49113 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/1033 ,  H01L2924/10344 ,  H01L2924/13064 ,  H01L2924/30101 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

公开(公告)号：JP2018081949A

公开(公告)日：2018-05-24

申请号：JP2016221329

申请日：2016-11-14

申请人： ルネサスエレクトロニクス株式会社

发明人： ▲徳▼田 悟

IPC分类号： H01L29/78 ,  H01L29/417 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/532 ,  H01L29/06 ,  H01L21/822 ,  H01L27/04 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L21/76802 ,  H01L21/7688 ,  H01L21/76895 ,  H01L23/4824 ,  H01L23/535 ,  H01L29/0615 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/41766 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： 【課題】本発明は、プロセスの複雑化及びチップ面積の増大を伴うことなく、ノイズの影響を低減することができる半導体装置を提供する。 【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、ドレイン領域と、ドリフト領域と、ベース領域と、ソース領域と、ゲート電極と、層間絶縁膜と、ドレイン領域に電気的に接続される導電層と、ソース領域及び配線に電気的に接続されるコンタクトプラグと、配線とを備える。層間絶縁膜は、中間層間絶縁膜を有する。中間層間絶縁膜は、導電層とコンタクトプラグの間に配置される。中間層間絶縁膜は、導電層を構成する材料の熱酸化膜である。 【選択図】図2A

公开(公告)号：JP6295065B2

公开(公告)日：2018-03-14

申请号：JP2013240286

申请日：2013-11-20

申请人： ルネサスエレクトロニクス株式会社

发明人： 松井 孝二郎 ,  阪本 雄彦 ,  梅津 和之 ,  宇野 友彰

IPC分类号： H01L27/088 ,  H01L21/336 ,  H01L29/78 ,  H01L21/768 ,  H01L21/822 ,  H01L27/04 ,  H01L21/60 ,  H01L21/8234

CPC分类号： H01L23/528 ,  H01L23/4824 ,  H01L23/53214 ,  H01L23/53228 ,  H01L27/088 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/7835 ,  H01L2224/16225 ,  H01L2924/19105 ,  H03K17/687

公开(公告)号：JP6277429B2

公开(公告)日：2018-02-14

申请号：JP2015518056

申请日：2014-04-10

申请人： パナソニックIPマネジメント株式会社

发明人： 宇治田 信二 ,  森田 竜夫

IPC分类号： H01L29/812 ,  H01L29/778 ,  H01L21/337 ,  H01L29/808 ,  H01L21/822 ,  H01L27/04 ,  H01L21/82 ,  H01L21/8232 ,  H01L27/06 ,  H01L29/06 ,  H02M3/00 ,  H01L21/338

CPC分类号： H02M3/158 ,  H01L23/4824 ,  H01L23/535 ,  H01L27/0207 ,  H01L27/0605 ,  H01L27/088 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/41758 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JPWO2015198435A1

公开(公告)日：2017-04-20

申请号：JP2016528930

申请日：2014-06-26

申请人： 三菱電機株式会社

发明人： 伸介 神戸 ,  伸介 神戸 ,  河本　厚信 ,  厚信 河本 ,  山本　剛司 ,  剛司 山本

IPC分类号： H01L29/78 ,  F02P3/04 ,  H01L21/329 ,  H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/866

CPC分类号： H01L24/05 ,  F02P3/0552 ,  H01L23/4824 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L27/04 ,  H01L27/0629 ,  H01L27/0664 ,  H01L29/06 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/08 ,  H01L29/10 ,  H01L29/1095 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/40 ,  H01L29/402 ,  H01L29/417 ,  H01L29/739 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/78 ,  H01L2224/04042 ,  H01L2224/05013 ,  H01L2224/05015 ,  H01L2224/0502 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05555 ,  H01L2224/0556 ,  H01L2224/45124 ,  H01L2224/4847 ,  H01L2224/85205 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/00012

摘要： 本発明は、面内における電流分布の偏りを解消することが可能な半導体装置を提供することを目的とする。本発明による半導体装置は、半導体基板(9)上に複数のトランジスタのセルが配置されたトランジスタセル領域(37)を有する半導体装置(1)であって、半導体基板(9)上にトランジスタセル領域(37)を避けて配置され、かつ各セルの一方電流電極と電気的に接続された電極パッド(2)を備え、トランジスタセル領域(37)は、電極パッド(2)からの距離に依存して電流駆動能力が異なる複数の領域(6,7,8)からなることを特徴とする。

公开(公告)号：JP6093556B2

公开(公告)日：2017-03-08

申请号：JP2012249538

申请日：2012-11-13

申请人： 富士通株式会社 ,  富士通セミコンダクター株式会社

发明人： 神田 浩一 ,  長谷川 延正

IPC分类号： H01L27/04 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/34 ,  H01L23/12 ,  H01L21/822

CPC分类号： H01L23/481 ,  H01L23/3677 ,  H01L23/4824 ,  H01L23/522 ,  H01L24/06 ,  H01L29/7833 ,  H01L29/7835 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/06519 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L2924/00014 ,  H01L2924/13091

公开(公告)号：JPWO2014188651A1

公开(公告)日：2017-02-23

申请号：JP2015518056

申请日：2014-04-10

申请人： パナソニックIpマネジメント株式会社

发明人： 信二 宇治田 ,  竜夫 森田

IPC分类号： H01L27/095 ,  H01L21/337 ,  H01L21/338 ,  H01L21/82 ,  H01L21/822 ,  H01L21/8232 ,  H01L27/04 ,  H01L27/06 ,  H01L27/098 ,  H01L29/06 ,  H01L29/778 ,  H01L29/808 ,  H01L29/812 ,  H02M3/00

CPC分类号： H02M3/158 ,  H01L23/4824 ,  H01L23/535 ,  H01L27/0207 ,  H01L27/0605 ,  H01L27/088 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/41758 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00

摘要： 半導体基板の上に配置された半導体層積層体と、それぞれ半導体層積層体の上に配置されゲート電極ソース電極及びドレイン電極を有する第1、第2のローサイドトランジスタと、第1、第2のハイサイドトランジスタとを備える。第2のローサイドトランジスタは、第1のローサイドトランジスタとハイサイドトランジスタとの間に配置され、第1のハイサイドトランジスタは、第2のローサイドトランジスタとハイサイドトランジスタとの間に配置される。第1、第2のローサイドトランジスタのソース電極、第1、第2のハイサイドトランジスタのドレイン電極は一つの電極として共通化されていたソース電極、ドレイン電極であり、第2のローサイドトランジスタのドレイン電極と第1のハイサイドトランジスタのソース電極は一つの電極として共通化された第1の電極である。

摘要翻译： 布置在所述半导体衬底，第一和第二低侧晶体管，所述第一，第二高每个具有设置在栅电极上的半导体层叠结构的源电极和漏电极上的半导体层堆叠 和侧晶体管。 第二低侧晶体管被布置在第一低侧晶体管和高侧晶体管之间，第一高侧晶体管被布置在第二低侧晶体管和高侧晶体管之间。 第一，第二低侧晶体管的源极电极，第一，第二高侧晶体管源极电极已共同作为漏极电极的漏极电极的一个电极，所述第二低侧晶体管的漏极电极 第一高侧晶体管的源极电极是作为共同作为单个电极的第一电极。

公开(公告)号：JP2017022303A

公开(公告)日：2017-01-26

申请号：JP2015140308

申请日：2015-07-14

申请人： 三菱電機株式会社

发明人： 渡辺 伸介

IPC分类号： H01L29/812 ,  H01L21/338

CPC分类号： H01L27/0727 ,  H01L23/482 ,  H01L23/4824 ,  H01L23/535 ,  H01L29/0619

摘要： 【課題】性能の劣化や抵抗の損傷を生じることなく発振を抑制することができるトランジスタを得る。 【解決手段】半導体基板1上に複数のゲート電極2、複数のソース電極3及び複数のドレイン電極4が形成されている。ドレインパッド7が半導体基板1上に形成され、複数のドレイン電極4に接続されている。金属配線10が半導体基板1上に形成され、ドレインパッド7と離間しつつ隣接して平行に配置されている。グラウンドパッド11が半導体基板1上に形成され、金属配線10の両端に接続されている。 【選択図】図1

摘要翻译： 获得一种能够抑制振荡而不引起劣化或损坏电阻甲性能的晶体管。 一种半导体基板1上的多个多个源电极3和多个漏电极4的栅极电极2的形成。 漏极焊盘7形成在半导体基板1上，并且连接到多个漏极电极4。 金属线10形成在半导体基板1上，它们被布置成平行于并邻近与从漏极焊盘7的距离。 接地焊盘11形成在半导体基板1上，并且被连接到金属线10的两端。 点域1

公开(公告)号：JP6013876B2

公开(公告)日：2016-10-25

申请号：JP2012239494

申请日：2012-10-30

申请人： エスアイアイ・セミコンダクタ株式会社

发明人： 小山 威 ,  廣瀬 嘉胤

IPC分类号： H01L27/04 ,  H01L27/06 ,  H01L21/822

CPC分类号： H01L29/41758 ,  H01L23/4824 ,  H01L27/0251 ,  H01L2924/0002

公开(公告)号：JP2016531446A

公开(公告)日：2016-10-06

申请号：JP2016536438

申请日：2014-08-21

申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated ,  クゥアルコム・インコーポレイテッドQualcomm Incorporated

发明人： ラソウリ、セッド・ハディ ,  ブルーノッリ、マイケル・ジョセフ ,  フ−リージュ、クリスティン・サン−アン ,  マラブライ、ミカエル ,  ハリシュ、スチェタ・クマー ,  バラサブラマニアン、プラティバ ,  メディセッティ、カメシュ ,  ボムシュテイン、ニコライ ,  ダッタ、アニメシュ ,  クウォン、オーサン

IPC分类号： H01L21/8238 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/82 ,  H01L21/822 ,  H01L23/522 ,  H01L27/04 ,  H01L27/092

CPC分类号： H01L27/0921 ,  H01L21/823871 ,  H01L23/4824 ,  H01L23/522 ,  H01L27/0207 ,  H01L27/092 ,  H01L2924/0002 ,  H03K17/168 ,  H03K17/6872 ,  H01L2924/00

摘要： p型金属酸化物半導体(PMOS)ドレインを各々有する複数のPMOSトランジスタと、n型金属酸化物半導体(NMOS)ドレインを各々有する複数のNMOSトランジスタとを含む相補型金属酸化物半導体(CMOS)デバイスは、PMOSドレインに互いに接続するために、長さ方向で延在する相互接続レベル上の第1の相互接続部を含む。相互接続レベル上の第2の相互接続部は、NMOSドレインと互いに接続するために、長さ方向で延在する。少なくとも1つのさらなる相互接続レベル所の相互接続部のセットは、第1の相互接続部と第2の相互接続部と互いに接続する。相互接続レベル上の第3の相互接続部は、長さ方向と垂直に延在し、第1の相互接続部と第2の相互接続部と互いに接続するために相互接続部のセットからオフセットされる。【選択図】図9A

摘要翻译： 多个PMOS晶体管各自具有p型金属氧化物半导体（PMOS）漏极，互补金属氧化物半导体（CMOS）装置，其包括多个NMOS晶体管各自具有n型金属氧化物半导体的（NMOS）漏极 中，为了与对方PMOS漏极，包括在长度方向延伸的互连级的第一互连连接。 上互连级第二互连，以NMOS漏极彼此连接，在长度方向上延伸。 至少一组互连的进一步互连级站互连与所述第一互连和所述第二互连。 在第三互连件互连级延伸在垂直于纵向方向，从所述组互连的偏移以与所述第一互连和所述第二互连部分连接在一起 这一点。 点域9A