公开(公告)号：US08610286B2

公开(公告)日：2013-12-17

申请号：US13315010

申请日：2011-12-08

申请人： Yaojian Lin ,  Kang Chen ,  Jose Alvin Caparas ,  Glenn Omandam

发明人： Yaojian Lin ,  Kang Chen ,  Jose Alvin Caparas ,  Glenn Omandam

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L23/315 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73265 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/00

摘要： A semiconductor device has a semiconductor die mounted to a carrier. A first encapsulant is deposited over the semiconductor die and carrier. A stiffening support member can be disposed over the carrier around the semiconductor die. A plurality of channels or recesses is formed in the first encapsulant. The recesses can be formed by removing a portion of the first encapsulant. Alternatively, the recesses are formed in a chase mold having a plurality of extended surfaces. A second encapsulant can be deposited into the recesses of the first encapsulant. The carrier is removed and an interconnect structure is formed over the semiconductor die and first encapsulant. The thickness of the first encapsulant provides sufficient stiffness to reduce warpage while the recesses provide stress relief during formation of the interconnect structure. A portion of the first encapsulant and recesses are removed to reduce thickness of the semiconductor device.

摘要翻译： 半导体器件具有安装到载体上的半导体管芯。 第一密封剂沉积在半导体管芯和载体上。 加强支撑构件可以设置在半导体管芯周围的载体上。 在第一密封剂中形成多个通道或凹槽。 可以通过去除第一密封剂的一部分来形成凹陷。 或者，凹部形成在具有多个延伸表面的追逐模具中。 可以将第二密封剂沉积到第一密封剂的凹部中。 移除载体并且在半导体管芯和第一密封剂上形成互连结构。 第一密封剂的厚度提供足够的刚度以减少翘曲，同时凹槽在形成互连结构期间提供应力释放。 去除第一密封剂和凹部的一部分以减小半导体器件的厚度。

公开(公告)号：US20130147054A1

公开(公告)日：2013-06-13

申请号：US13315010

申请日：2011-12-08

申请人： Yaojian Lin ,  Kang Chen ,  Jose Alvin Caparas ,  Glenn Omandam

发明人： Yaojian Lin ,  Kang Chen ,  Jose Alvin Caparas ,  Glenn Omandam

IPC分类号： H01L23/48 ,  H01L21/56

CPC分类号： H01L23/315 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73265 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/00

摘要： A semiconductor device has a semiconductor die mounted to a carrier. A first encapsulant is deposited over the semiconductor die and carrier. A stiffening support member can be disposed over the carrier around the semiconductor die. A plurality of channels or recesses is formed in the first encapsulant. The recesses can be formed by removing a portion of the first encapsulant. Alternatively, the recesses are formed in a chase mold having a plurality of extended surfaces. A second encapsulant can be deposited into the recesses of the first encapsulant. The carrier is removed and an interconnect structure is formed over the semiconductor die and first encapsulant. The thickness of the first encapsulant provides sufficient stiffness to reduce warpage while the recesses provide stress relief during formation of the interconnect structure. A portion of the first encapsulant and recesses are removed to reduce thickness of the semiconductor device.

摘要翻译： 半导体器件具有安装到载体上的半导体管芯。 第一密封剂沉积在半导体管芯和载体上。 加强支撑构件可以设置在半导体管芯周围的载体上。 在第一密封剂中形成多个通道或凹槽。 可以通过去除第一密封剂的一部分来形成凹部。 或者，凹部形成在具有多个延伸表面的追逐模具中。 可以将第二密封剂沉积到第一密封剂的凹部中。 移除载体并且在半导体管芯和第一密封剂上形成互连结构。 第一密封剂的厚度提供足够的刚度以减少翘曲，同时凹槽在形成互连结构期间提供应力释放。 去除第一密封剂和凹部的一部分以减小半导体器件的厚度。

公开(公告)号：US08648470B2

公开(公告)日：2014-02-11

申请号：US13326157

申请日：2011-12-14

申请人： Yaojian Lin ,  Jose Alvin Caparas ,  Kang Chen ,  Hin Hwa Goh

发明人： Yaojian Lin ,  Jose Alvin Caparas ,  Kang Chen ,  Hin Hwa Goh

IPC分类号： H01L23/538

CPC分类号： H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/76898 ,  H01L23/28 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/19 ,  H01L25/00 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/73259 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/81

摘要： A semiconductor device has a first semiconductor die including TSVs mounted to a carrier with a thermally releasable layer. A first encapsulant having a first coefficient of thermal expansion CTE is deposited over the first semiconductor die. The first encapsulant includes an elevated portion in a periphery of the first encapsulant that reduces warpage. A surface of the TSVs is exposed. A second semiconductor die is mounted to the surface of the TSVs and forms a gap between the first and second semiconductor die. A second encapsulant having a second CTE is deposited over the first and second semiconductor die and within the gap. The first CTE is greater than the second CTE. In one embodiment, the first and second encapsulants are formed in a chase mold. An interconnect structure is formed over the first and second semiconductor die.

摘要翻译： 半导体器件具有第一半导体管芯，其包括安装在具有热可释放层的载体上的TSV。 具有第一热膨胀系数CTE的第一密封剂沉积在第一半导体管芯上。 第一密封剂包括第一密封剂的周边中的升高部分，其减少翘曲。 暴露TSV的表面。 第二半导体管芯安装到TSV的表面，并在第一和第二半导体管芯之间形成间隙。 具有第二CTE的第二密封剂沉积在第一和第二半导体管芯上并且在间隙内。 第一个CTE大于第二个CTE。 在一个实施例中，第一和第二密封剂形成在追逐模具中。 在第一和第二半导体管芯上形成互连结构。

公开(公告)号：US20120187568A1

公开(公告)日：2012-07-26

申请号：US13326157

申请日：2011-12-14

申请人： Yaojian Lin ,  Jose Alvin Caparas ,  Kang Chen ,  Hin Hwa Goh

发明人： Yaojian Lin ,  Jose Alvin Caparas ,  Kang Chen ,  Hin Hwa Goh

IPC分类号： H01L23/538 ,  H01L21/56

CPC分类号： H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/76898 ,  H01L23/28 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/19 ,  H01L25/00 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/73259 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/01322 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/81

摘要： A semiconductor device has a first semiconductor die including TSVs mounted to a carrier with a thermally releasable layer. A first encapsulant having a first coefficient of thermal expansion CTE is deposited over the first semiconductor die. The first encapsulant includes an elevated portion in a periphery of the first encapsulant that reduces warpage. A surface of the TSVs is exposed. A second semiconductor die is mounted to the surface of the TSVs and forms a gap between the first and second semiconductor die. A second encapsulant having a second CTE is deposited over the first and second semiconductor die and within the gap. The first CTE is greater than the second CTE. In one embodiment, the first and second encapsulants are formed in a chase mold. An interconnect structure is formed over the first and second semiconductor die.

摘要翻译： 半导体器件具有第一半导体管芯，其包括安装在具有热可释放层的载体上的TSV。 具有第一热膨胀系数CTE的第一密封剂沉积在第一半导体管芯上。 第一密封剂包括第一密封剂的周边中的升高部分，其减少翘曲。 暴露TSV的表面。 第二半导体管芯安装到TSV的表面，并在第一和第二半导体管芯之间形成间隙。 具有第二CTE的第二密封剂沉积在第一和第二半导体管芯上并且在间隙内。 第一个CTE大于第二个CTE。 在一个实施例中，第一和第二密封剂形成在追逐模具中。 在第一和第二半导体管芯上形成互连结构。

公开(公告)号：US20130320525A1

公开(公告)日：2013-12-05

申请号：US13842582

申请日：2013-03-15

申请人： Yaojian Lin ,  Il Kwon Shim ,  JunMo Koo ,  Jose Alvin Caparas

发明人： Yaojian Lin ,  Il Kwon Shim ,  JunMo Koo ,  Jose Alvin Caparas

IPC分类号： H01L23/498 ,  H01L21/768

CPC分类号： H01L23/49811 ,  H01L21/76885 ,  H01L23/16 ,  H01L23/49816 ,  H01L24/19 ,  H01L2223/6677 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73267 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2924/00

摘要： An integrated circuit packaging system and method of manufacture thereof includes: a substrate having a top insulation layer and a top conductive layer; an inter-react layer on the substrate; an integrated circuit die on the substrate; a package body on the inter-react layer and the integrated circuit die; and a top solder bump on the top conductive layer, the top solder bump in a 3D via formed through the package body, the inter-react layer, and the top insulation layer for exposing the top conductive layer in the 3D via.

摘要翻译： 集成电路封装系统及其制造方法包括：具有顶部绝缘层和顶部导电层的衬底; 基板上的反应间层; 集成电路裸片在基板上; 反应层间和集成电路管芯上的封装体; 以及顶部导电层上的顶部焊料凸块，通过封装主体，反应间层和顶部绝缘层形成的3D通孔中的顶部焊料凸块，用于暴露3D通孔中的顶部导电层。

公开(公告)号：US09059157B2

公开(公告)日：2015-06-16

申请号：US13842582

申请日：2013-03-15

申请人： Yaojian Lin ,  Il Kwon Shim ,  JunMo Koo ,  Jose Alvin Caparas

发明人： Yaojian Lin ,  Il Kwon Shim ,  JunMo Koo ,  Jose Alvin Caparas

IPC分类号： H01L23/498 ,  H01L21/768 ,  H01L23/00 ,  H01L23/16

CPC分类号： H01L23/49811 ,  H01L21/76885 ,  H01L23/16 ,  H01L23/49816 ,  H01L24/19 ,  H01L2223/6677 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73267 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2924/00

摘要： An integrated circuit packaging system and method of manufacture thereof includes: a substrate having a top insulation layer and a top conductive layer; an inter-react layer on the substrate; an integrated circuit die on the substrate; a package body on the inter-react layer and the integrated circuit die; and a top solder bump on the top conductive layer, the top solder bump in a 3D via formed through the package body, the inter-react layer, and the top insulation layer for exposing the top conductive layer in the 3D via.

摘要翻译： 集成电路封装系统及其制造方法包括：具有顶部绝缘层和顶部导电层的衬底; 基板上的反应间层; 集成电路裸片在基板上; 反应层间和集成电路管芯上的封装体; 以及顶部导电层上的顶部焊料凸块，通过封装主体，反应间层和顶部绝缘层形成的3D通孔中的顶部焊料凸块，用于暴露3D通孔中的顶部导电层。

公开(公告)号：US08399306B2

公开(公告)日：2013-03-19

申请号：US13071760

申请日：2011-03-25

申请人： JunMo Koo ,  Pandi Chelvam Marimuthu ,  Jae Hun Ku ,  Jose Alvin Caparas ,  Shariff Dzafir

发明人： JunMo Koo ,  Pandi Chelvam Marimuthu ,  Jae Hun Ku ,  Jose Alvin Caparas ,  Shariff Dzafir

IPC分类号： H01L21/00

CPC分类号： H01L23/49816 ,  H01L21/561 ,  H01L23/147 ,  H01L23/3128 ,  H01L23/49827 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00

摘要： A method of manufacture of an integrated circuit packaging system includes: forming a substrate having a redistribution line thereon; mounting an integrated circuit to the substrate; and molding a transparent encapsulation over the substrate covering the integrated circuit and the redistribution line and the integrated circuit seen through the transparent encapsulation.

摘要翻译： 一种集成电路封装系统的制造方法，包括：在其上形成具有再分布线的基板; 将集成电路安装到基板上; 以及在覆盖集成电路的衬底和通过透明封装看到的再分配线和集成电路上模制透明封装。

公开(公告)号：US08252634B2

公开(公告)日：2012-08-28

申请号：US12488043

申请日：2009-06-19

申请人： Zigmund Ramirez Camacho ,  Jose Alvin Caparas ,  Lionel Chien Hui Tay

发明人： Zigmund Ramirez Camacho ,  Jose Alvin Caparas ,  Lionel Chien Hui Tay

IPC分类号： H01L21/00

CPC分类号： H01L23/4951 ,  H01L23/3135 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49572 ,  H01L23/49575 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16245 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of manufacture of an integrated circuit packaging system includes: providing inwardly converging leadfingers having continuously decreasing widths along lengths thereof to inward ends thereof; electrically connecting an integrated circuit device on the leadfingers only on portions of the continuously decreasing widths; and encapsulating the integrated circuit device and the leadfingers with an encapsulation.

摘要翻译： 一种集成电路封装系统的制造方法，其特征在于包括：沿其长度方向向其内端提供具有连续减小的宽度的向内会聚的引线管; 仅在连续减小宽度的部分上将导线器上的集成电路器件电连接; 并用封装封装集成电路器件和引线管。

公开(公告)号：US20110284999A1

公开(公告)日：2011-11-24

申请号：US13197122

申请日：2011-08-03

申请人： Zigmund Ramirez Camacho ,  Henry Descalzo Bathan ,  Lionel Chien Hui Tay ,  Jose Alvin Caparas

发明人： Zigmund Ramirez Camacho ,  Henry Descalzo Bathan ,  Lionel Chien Hui Tay ,  Jose Alvin Caparas

IPC分类号： H01L23/495 ,  H01L21/60

CPC分类号： H01L23/49551 ,  H01L23/49541 ,  H01L23/49548 ,  H01L24/48 ,  H01L24/49 ,  H01L24/83 ,  H01L24/85 ,  H01L2224/32245 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49109 ,  H01L2224/73265 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/078 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/00012

摘要： A method of manufacture of an integrated circuit packaging system includes: providing a lead frame having a die attach paddle, an isolated pad, and a connector; attaching an integrated circuit die to the die attach paddle and the connector; forming an encapsulation over the integrated circuit die, the connector, the die attach paddle, and the isolated pad; and singulating the connector and the die attach paddle whereby the isolated pads are electrically isolated.

摘要翻译： 一种制造集成电路封装系统的方法，包括：提供具有管芯附接焊盘，隔离焊盘和连接器的引线框架; 将集成电路管芯连接到管芯附接焊盘和连接器; 在集成电路管芯，连接器，管芯附接焊盘和隔离焊盘上形成封装; 并且分离连接器和管芯附接板，由此隔离焊盘被电隔离。

公开(公告)号：US08035204B2

公开(公告)日：2011-10-11

申请号：US12709073

申请日：2010-02-19

申请人： Jeffrey D. Punzalan ,  Jose Alvin Caparas ,  Jae Hun Ku

发明人： Jeffrey D. Punzalan ,  Jose Alvin Caparas ,  Jae Hun Ku

IPC分类号： H01L23/495

CPC分类号： H01L23/49551 ,  H01L23/3107 ,  H01L23/4951 ,  H01L23/49575 ,  H01L24/45 ,  H01L24/48 ,  H01L29/0657 ,  H01L2224/16 ,  H01L2224/16245 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/00012

摘要： A method for fabricating large die package structures is provided wherein at least portions of the leadtips of at least a plurality of leadfingers of a leadframe are electrically insulated. A die is positioned on the electrically insulated leadtips. The die is electrically connected to at least a plurality of the leadfingers.

摘要翻译： 提供一种用于制造大型封装结构的方法，其中引线框架的至少多个引线脚的至少部分引线电绝缘。 模具位于电绝缘引线上。 裸片与至少多个引线笔电连接。