公开(公告)号：US09508675B2

公开(公告)日：2016-11-29

申请号：US13973975

申请日：2013-08-22

申请人： Daoqiang Lu ,  Chuan Hu ,  Gilroy J. Vandentop ,  Shriram Ramanathan ,  Rajashree Baskaran ,  Valery M. Dubin

发明人： Daoqiang Lu ,  Chuan Hu ,  Gilroy J. Vandentop ,  Shriram Ramanathan ,  Rajashree Baskaran ,  Valery M. Dubin

IPC分类号： H01L23/00 ,  H01L21/48 ,  H01L23/373 ,  H01L21/00

CPC分类号： H01L24/83 ,  H01L21/4871 ,  H01L23/3735 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/83 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/18161 ,  H01L2924/19106 ,  H01L2924/00

摘要： A method of fabricating a microelectronic package having a direct contact heat spreader, a package formed according to the method, a die-heat spreader combination formed according to the method, and a system incorporating the package. The method comprises metallizing a backside of a microelectronic die to form a heat spreader body directly contacting and fixed to the backside of the die thus yielding a die-heat spreader combination. The package includes the die-heat spreader combination and a substrate bonded to the die.

公开(公告)号：US08580679B2

公开(公告)日：2013-11-12

申请号：US11894627

申请日：2007-08-20

申请人： Valery M. Dubin ,  Sridhar Balakrishnan ,  Mark Bohr

发明人： Valery M. Dubin ,  Sridhar Balakrishnan ,  Mark Bohr

IPC分类号： H01L33/62

CPC分类号： H01L24/13 ,  H01L21/288 ,  H01L21/4853 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11614 ,  H01L2224/13026 ,  H01L2224/13084 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/1312 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13166 ,  H01L2224/13564 ,  H01L2224/13611 ,  H01L2224/13639 ,  H01L2224/13647 ,  H01L2224/29111 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/01051 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/3011 ,  H01L2924/351 ,  H01L2924/35121 ,  H01L2924/3651 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

摘要： Methods, techniques, and structures relating to die packaging. In one exemplary implementation, a die package interconnect structure includes a semiconductor substrate and a first conducting layer in contact with the semiconductor substrate. The first conducting layer may include a base layer metal. The base layer metal may include Cu. The exemplary implementation may also include a diffusion barrier in contact with the first conducting layer and a wetting layer on top of the diffusion barrier. A bump layer may reside on top of the wetting layer, in which the bump layer may include Sn, and Sn may be electroplated. The diffusion barrier may be electroless and may be adapted to prevent Cu and Sn from diffusing through the diffusion barrier. Furthermore, the diffusion barrier may be further adapted to suppress a whisker-type formation in the bump layer.

摘要翻译： 与模具包装相关的方法，技术和结构。 在一个示例性实施例中，管芯封装互连结构包括半导体衬底和与半导体衬底接触的第一导电层。 第一导电层可以包括基底层金属。 基底层金属可以包括Cu。 示例性实施方式还可以包括与第一导电层接触的扩散阻挡层和在扩散阻挡层顶部的润湿层。 凸起层可以驻留在润湿层的顶部，其中凸起层可以包括Sn，并且Sn可以被电镀。 扩散阻挡层可以是无电解的并且可以适于防止Cu和Sn扩散通过扩散阻挡层。 此外，扩散阻挡层可以进一步适于抑制凸块层中的晶须型形成。

公开(公告)号：US08319287B2

公开(公告)日：2012-11-27

申请号：US12705248

申请日：2010-02-12

申请人： Adrien R. Lavoie ,  Valery M. Dubin ,  John J. Plombon ,  Juan E. Dominguez ,  Harsono S. Simka ,  Joseph H. Han ,  Mark Doczy

发明人： Adrien R. Lavoie ,  Valery M. Dubin ,  John J. Plombon ,  Juan E. Dominguez ,  Harsono S. Simka ,  Joseph H. Han ,  Mark Doczy

IPC分类号： H01L29/78

CPC分类号： H01L21/823842 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/7833

摘要： Described herein are metal gate electrode stacks including a low resistance metal cap in contact with a metal carbonitride diffusion barrier layer, wherein the metal carbonitride diffusion barrier layer is tuned to a particular work function to also serve as a work function metal for a pMOS transistor. In an embodiment, the work function-tuned metal carbonitride diffusion barrier prohibits a low resistance metal cap layer of the gate electrode stack from migrating into the MOS junction. In a further embodiment of the present invention, the work function of the metal carbonitride barrier film is modulated to be p-type with a pre-selected work function by altering a nitrogen concentration in the film.

摘要翻译： 这里描述的金属栅极电极堆叠包括与金属碳氮化物扩散阻挡层接触的低电阻金属帽，其中金属碳氮化物扩散阻挡层被调谐到特定的功函数，以用作pMOS晶体管的功函数金属。 在一个实施例中，工作功能调谐金属碳氮化物扩散屏障禁止栅电极堆叠的低电阻金属盖层迁移到MOS结。 在本发明的另一个实施方案中，金属碳氮化物阻挡膜的功函数通过改变膜中的氮浓度而被调制为具有预选功函的p型。

公开(公告)号：US08278121B2

公开(公告)日：2012-10-02

申请号：US13242127

申请日：2011-09-23

申请人： Valery M. Dubin ,  Florian Gstrein ,  Gordon D. Holt ,  Brandon Barnett

发明人： Valery M. Dubin ,  Florian Gstrein ,  Gordon D. Holt ,  Brandon Barnett

IPC分类号： H01L21/00

CPC分类号： B82Y30/00 ,  B01J19/0046 ,  B01J2219/00497 ,  B01J2219/005 ,  B01J2219/00527 ,  B01J2219/00574 ,  B01J2219/00576 ,  B01J2219/00585 ,  B01J2219/00596 ,  B01J2219/00653 ,  B01J2219/00659 ,  B01J2219/00662 ,  B01J2219/00675 ,  B01J2219/00677 ,  B01J2219/00689 ,  B01J2219/00713 ,  B01J2219/00722 ,  B01J2219/00725

摘要： A wafer having a plurality of dies (also called array chips) on the wafer, the die having an electrode to generate a deprotecting reagent, a working electrode to electrochemically synthesize a material, a confinement electrode adjacent to the working electrode to confine reactive reagents, and a die pad, wherein die pads of the plurality of dies are interconnected on the wafer to electrochemically synthesize the material in parallel on a plurality of working electrodes is disclosed. Also, a method for wafer-scale manufacturing of a plurality of dies and a method for electrochemically synthesizing a material in parallel on a plurality of dies on a wafer are disclosed.

摘要翻译： 具有在晶片上具有多个管芯（也称为阵列芯片）的晶片，该管芯具有产生脱保护试剂的电极，用于电化学合成材料的工作电极，邻近工作电极的约束电极以限制反应性试剂， 以及管芯焊盘，其中，所述多个管芯的管芯焊盘在晶片上互连，以在多个工作电极上并行地电化学地合成所述材料。 另外，公开了一种用于晶片尺寸制造多个管芯的方法和用于在晶片上的多个管芯上并行地电化学合成材料的方法。

公开(公告)号：US08227335B2

公开(公告)日：2012-07-24

申请号：US11897862

申请日：2007-08-31

申请人： Steven W. Johnston ,  Valery M. Dubin ,  Michael L. McSwiney ,  Peter Moon

发明人： Steven W. Johnston ,  Valery M. Dubin ,  Michael L. McSwiney ,  Peter Moon

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/28562 ,  H01L21/288 ,  H01L21/76849 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： Noble metal may be used as a non-oxidizing diffusion barrier to prevent diffusion from copper lines. A diffusion barrier may be formed of a noble metal formed over an adhesion promoting layer or by a noble metal cap over an oxidizable diffusion barrier. The copper lines may also be covered with a noble metal.

摘要翻译： 贵金属可用作非氧化扩散阻挡层，以防止铜线扩散。 扩散阻挡层可以由在可氧化扩散阻挡层上形成在粘附促进层上或由贵金属盖形成的贵金属形成。 铜线也可以用贵金属覆盖。

公开(公告)号：US07905994B2

公开(公告)日：2011-03-15

申请号：US11906882

申请日：2007-10-03

申请人： Valery M. Dubin ,  James D. Blanchard

发明人： Valery M. Dubin ,  James D. Blanchard

IPC分类号： C25B9/02

CPC分类号： C25D17/06 ,  C25D17/004 ,  C25D21/12 ,  Y10T29/49908

摘要： In one embodiment, a substrate holder comprises a base supporting a substrate that includes a surface having a peripheral region. A cover may be assembled with the base and includes at least one opening exposing only a portion of the surface therethrough. A seal assembly substantially seals a region between the cover and base and further adjacent to the peripheral region of the substrate. An electrode includes at least one contact portion positioned within the region and extending over at least a portion of the peripheral region of the substrate. A compliant member comprises a polymeric material and may be positioned within the region between the at least one contact portion and either the peripheral region of the substrate or the cover. In other embodiments, an electroplating system is disclosed that may employ such a substrate holder.

摘要翻译： 在一个实施例中，衬底保持器包括支撑衬底的基底，该基底包括具有周边区域的表面。 盖可以与基座组装，并且包括至少一个仅暴露表面的一部分的开口。 密封组件基本上密封盖和基底之间的区域，并进一步邻近基底的周边区域。 电极包括位于该区域内的至少一个接触部分，并延伸至基底的周边区域的至少一部分。 顺应性构件包括聚合物材料并且可以位于至少一个接触部分和基底的周边区域或覆盖物之间的区域内。 在其他实施例中，公开了一种电镀系统，其可以采用这种衬底保持器。

公开(公告)号：US07847394B2

公开(公告)日：2010-12-07

申请号：US11313362

申请日：2005-12-20

申请人： Valery M Dubin ,  Thomas S. Dory

发明人： Valery M Dubin ,  Thomas S. Dory

IPC分类号： H01L23/10 ,  H01L23/34

CPC分类号： H01L23/373 ,  B82Y10/00 ,  H01L2224/0401 ,  H01L2224/04026 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73253 ,  H01L2924/01037 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/16195 ,  Y10S977/732 ,  Y10S977/744 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49133 ,  Y10T29/49144 ,  Y10T428/30

摘要： According to one aspect of the invention, a method of constructing an electronic assembly is provided. A layer of metal is formed on a backside of a semiconductor wafer having integrated formed thereon. Then, a porous layer is formed on the metal layer. A barrier layer of the porous layer at the bottom of the pores is thinned down. Then, a catalyst is deposited at the bottom of the pores. Carbon nanotubes are then grown in the pores. Another layer of metal is then formed over the porous layer and the carbon nanotubes. The semiconductor wafer is then separated into microelectronic dies. The dies are bonded to a semiconductor substrate, a heat spreader is placed on top of the die, and a semiconductor package resulting from such assembly is sealed. A thermal interface is formed on the top of the heat spreader. Then a heat sink is placed on top of the thermal interface.

摘要翻译： 根据本发明的一个方面，提供一种构造电子组件的方法。 在其上集成形成的半导体晶片的背面上形成金属层。 然后，在金属层上形成多孔层。 在孔的底部的多孔层的阻挡层变薄。 然后，催化剂沉积在孔的底部。 然后在孔中生长碳纳米管。 然后在多孔层和碳纳米管上形成另一层金属。 然后将半导体晶片分离成微电子管芯。 将模具结合到半导体衬底，将散热器放置在管芯的顶部，并且由这种组装产生的半导体封装被密封。 在散热器的顶部形成热界面。 然后将散热器放置在热界面的顶部。

公开(公告)号：US20100195267A1

公开(公告)日：2010-08-05

申请号：US12757731

申请日：2010-04-09

申请人： Valery M. Dubin ,  Ebrahim Andideh

发明人： Valery M. Dubin ,  Ebrahim Andideh

IPC分类号： H01G4/08 ,  H01G7/00

CPC分类号： H01L27/10 ,  B82Y10/00 ,  B82Y30/00 ,  H01L29/516 ,  H01L29/78391 ,  Y10T29/435

摘要： An embodiment mitigates one or more of the limiting factors of fabricating polymer ferroelectric memory devices. For example, an embodiment reduces the degradation of the ferroelectric polymer due to the polymer's reaction with, and migration or diffusion of, adjacent metal electrode material. Further, the ferroelectric polymer is exposed to fewer potentially high temperature or high energy processes that may damage the polymer. An embodiment further incorporates an immobilized catalyst to improve the adhesion between adjacent layers, and particularly between the electrolessly plated electrodes and the ferroelectric polymer.

摘要翻译： 一个实施例减轻了制造聚合物铁电存储器件的一个或多个限制因素。 例如，一个实施方案由于聚合物与相邻的金属电极材料的反应和迁移或扩散而降低了铁电聚合物的劣化。 此外，铁电聚合物暴露于可能损坏聚合物的较少的潜在高温或高能量过程。 一个实施方案还包括固定化的催化剂以改善相邻层之间的粘合性，特别是在无电镀电极和铁电聚合物之间。

公开(公告)号：US07755082B2

公开(公告)日：2010-07-13

申请号：US11983260

申请日：2007-11-08

申请人： Valery M. Dubin ,  Swaminathan Sivakumar ,  Andrew A. Berlin ,  Mark Bohr

发明人： Valery M. Dubin ,  Swaminathan Sivakumar ,  Andrew A. Berlin ,  Mark Bohr

IPC分类号： H01L29/08 ,  H01L35/24 ,  H01L51/00

CPC分类号： H01L21/76838 ,  B82Y10/00 ,  H01L21/76852 ,  H01L51/0021 ,  H01L51/0048 ,  H01L51/0052 ,  H01L2221/1094 ,  Y10S977/742 ,  Y10S977/936

摘要： A nano-electrode or nano-wire may be etched centrally to form a gap between nano-electrode portions. The portions may ultimately constitute a single electron transistor. The source and drain formed from the electrode portions are self-aligned with one another. Using spacer technology, the gap between the electrodes may be made very small.

摘要翻译： 可以将纳米电极或纳米线中心蚀刻以形成纳米电极部分之间的间隙。 这些部分可以最终构成单个电子晶体管。 由电极部分形成的源极和漏极彼此自对准。 使用间隔技术，可以使电极之间的间隙非常小。

公开(公告)号：US20100140717A1

公开(公告)日：2010-06-10

申请号：US12705248

申请日：2010-02-12

申请人： Adrien R. Lavoie ,  Valery M. Dubin ,  John J. Plombon ,  Juan E. Dominguez ,  Harsono S. Simka ,  Joseph H. Han ,  Mark Doczy

发明人： Adrien R. Lavoie ,  Valery M. Dubin ,  John J. Plombon ,  Juan E. Dominguez ,  Harsono S. Simka ,  Joseph H. Han ,  Mark Doczy

IPC分类号： H01L27/092

CPC分类号： H01L21/823842 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/7833

摘要： Described herein are metal gate electrode stacks including a low resistance metal cap in contact with a metal carbonitride diffusion barrier layer, wherein the metal carbonitride diffusion barrier layer is tuned to a particular work function to also serve as a work function metal for a pMOS transistor. In an embodiment, the work function-tuned metal carbonitride diffusion barrier prohibits a low resistance metal cap layer of the gate electrode stack from migrating into the MOS junction. In a further embodiment of the present invention, the work function of the metal carbonitride barrier film is modulated to be p-type with a pre-selected work function by altering a nitrogen concentration in the film.

摘要翻译： 这里描述的金属栅极电极堆叠包括与金属碳氮化物扩散阻挡层接触的低电阻金属帽，其中金属碳氮化物扩散阻挡层被调谐到特定的功函数，以用作pMOS晶体管的功函数金属。 在一个实施例中，工作功能调谐金属碳氮化物扩散屏障禁止栅电极堆叠的低电阻金属盖层迁移到MOS结。 在本发明的另一个实施方案中，金属碳氮化物阻挡膜的功函数通过改变膜中的氮浓度而被调制为具有预选功函的p型。