公开(公告)号：US07144803B2

公开(公告)日：2006-12-05

申请号：US10826564

申请日：2004-04-16

申请人： Edward R. Engbrecht ,  John G. Ekerdt ,  Yang-Ming Sun ,  Kurt H. Junker

发明人： Edward R. Engbrecht ,  John G. Ekerdt ,  Yang-Ming Sun ,  Kurt H. Junker

IPC分类号： H01L21/4763

CPC分类号： H01L21/02112 ,  H01L21/02205 ,  H01L21/02271 ,  H01L21/318 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76831

摘要： The present invention includes methods for forming a boron carbo-nitride layer. Additional embodiments include thermal chemical vapor deposition methods for forming a boron carbo-nitride layer. Also integrated circuit devices with a boron carbo-nitride layer are disclosed.

摘要翻译： 本发明包括形成碳氮化硼层的方法。 另外的实施例包括用于形成碳氮化碳层的热化学气相沉积方法。 还公开了具有碳氮化碳层的集成电路器件。

公开(公告)号：US20130029485A1

公开(公告)日：2013-01-31

申请号：US13192976

申请日：2011-07-28

申请人： Gregory S. Spencer ,  Phillip E. Crabtree ,  Dean J. Denning ,  Kurt H. Junker ,  Gerald A. Martin

发明人： Gregory S. Spencer ,  Phillip E. Crabtree ,  Dean J. Denning ,  Kurt H. Junker ,  Gerald A. Martin

IPC分类号： H01L21/283

CPC分类号： H01L21/76879 ,  H01L21/31053 ,  H01L21/31056 ,  H01L21/76804 ,  H01L21/76885 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/0362 ,  H01L2224/0391 ,  H01L2224/0392 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/05582 ,  H01L2224/05624 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/1461 ,  H01L2924/00012 ,  H01L2924/04941 ,  H01L2924/01029 ,  H01L2924/00 ,  H01L2224/05552

摘要： A method for making a semiconductor device comprises forming an electrical interconnect layer, forming a first dielectric layer over the interconnect layer, forming an opening in the first dielectric layer over a first electrical interconnect of the interconnect layer, forming an aluminum layer over the first dielectric layer, etching the aluminum layer to form an aluminum die pad, forming a second dielectric layer over the aluminum die pad and the first dielectric layer, and forming a conductive via through the first and second dielectric layers to contact a second electrical interconnect of the interconnect layer.

摘要翻译： 制造半导体器件的方法包括形成电互连层，在互连层上形成第一介电层，在互连层的第一电互连上在第一介电层中形成开口，在第一电介质上形成铝层 蚀刻所述铝层以形成铝管芯焊盘，在所述铝管芯焊盘和所述第一介电层上形成第二电介质层，以及通过所述第一和第二电介质层形成导电通孔以接触所述互连的第二电互连 层。

公开(公告)号：US08039389B2

公开(公告)日：2011-10-18

申请号：US11676100

申请日：2007-02-16

申请人： Douglas M. Reber ,  Mark D. Hall ,  Kurt H. Junker ,  Kyle W. Patterson ,  Tab Allen Stephens ,  Edward K. Theiss ,  Srikanteswara Dakshiina-Murthy ,  Marilyn Irene Wright

发明人： Douglas M. Reber ,  Mark D. Hall ,  Kurt H. Junker ,  Kyle W. Patterson ,  Tab Allen Stephens ,  Edward K. Theiss ,  Srikanteswara Dakshiina-Murthy ,  Marilyn Irene Wright

IPC分类号： H01L21/4763

CPC分类号： H01L21/02164 ,  H01L21/02274 ,  H01L21/0276 ,  H01L21/0332 ,  H01L21/0338 ,  H01L21/28035 ,  H01L21/28123 ,  H01L21/31612 ,  H01L21/32139 ,  H01L29/6659 ,  H01L29/7833 ,  Y10S438/902 ,  Y10S438/952

摘要： In a making a semiconductor device, a patterning stack above a conductive material that is to be etched has a patterned photoresist layer that is used to pattern an underlying a tetraethyl-ortho-silicate (TEOS) layer. The TEOS layer is deposited at a lower temperature than is conventional. The low temperature TEOS layer is over an organic anti-reflective coating (ARC) that is over the conductive layer. The low temperature TEOS layer provides adhesion between the organic ARC and the photoresist, has low defectivity, operates as a hard mask, and serves as a phase shift layer that helps, in combination with the organic ARC, to reduce undesired reflection.

摘要翻译： 在制造半导体器件中，待蚀刻的导电材料上方的图案化叠层具有图案化的光致抗蚀剂层，其用于对四乙基原硅酸盐（TEOS）层进行图案化。 在比常规温度低的温度下沉积TEOS层。 低温TEOS层位于导电层上方的有机抗反射涂层（ARC）上。 低温TEOS层提供有机ARC和光致抗蚀剂之间的粘附，具有低缺陷性，作为硬掩模操作，并且用作与有机ARC组合有助于减少不期望的反射的相移层。

公开(公告)号：US20080173986A1

公开(公告)日：2008-07-24

申请号：US12008607

申请日：2008-01-11

申请人： Kurt H. Junker ,  Paul A. Grudowski ,  Xiang-Zheng Bo ,  Tien Ying Luo

发明人： Kurt H. Junker ,  Paul A. Grudowski ,  Xiang-Zheng Bo ,  Tien Ying Luo

IPC分类号： H01L23/58 ,  H01L21/31

CPC分类号： H01L21/823807 ,  H01L29/78 ,  H01L29/7843 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for making a semiconductor device is provided which comprises (a) providing a semiconductor structure equipped with a gate (209) and a channel region, said channel region being associated with the gate; (b) depositing a first sub-layer (231) of a first stressor material over the semiconductor structure, said first stressor material containing silicon-nitrogen bonds and imparting tensile stress to the semiconductor structure; (c) curing the first stressor material through exposure to a radiation source; (d) depositing a second sub-layer (233) of a second stressor material over the first sub-layer, said second stressor material containing silicon-nitrogen bonds and imparting tensile stress to the semiconductor structure; and (e) curing the second sub-layer of stressor material through exposure to a radiation source.

摘要翻译： 提供一种制造半导体器件的方法，其包括（a）提供配备有栅极（209）和沟道区域的半导体结构，所述沟道区域与栅极相关联; （b）在半导体结构上沉积第一应力源材料的第一子层（231），所述第一应力材料含有硅 - 氮键并向半导体结构施加拉伸应力; （c）通过暴露于辐射源固化第一应激物材料; （d）在所述第一子层上沉积第二应力源材料的第二子层（233），所述第二应力材料含有硅 - 氮键并向所述半导体结构施加拉伸应力; 和（e）通过暴露于辐射源固化应力源材料的第二子层。

公开(公告)号：US08722530B2

公开(公告)日：2014-05-13

申请号：US13192976

申请日：2011-07-28

申请人： Gregory S. Spencer ,  Phillip E. Crabtree ,  Dean J. Denning ,  Kurt H. Junker ,  Gerald A. Martin

发明人： Gregory S. Spencer ,  Phillip E. Crabtree ,  Dean J. Denning ,  Kurt H. Junker ,  Gerald A. Martin

IPC分类号： H01L23/48 ,  H01L33/62 ,  H01L21/768 ,  H01L23/488

CPC分类号： H01L21/76879 ,  H01L21/31053 ,  H01L21/31056 ,  H01L21/76804 ,  H01L21/76885 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/0362 ,  H01L2224/0391 ,  H01L2224/0392 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/05582 ,  H01L2224/05624 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/1461 ,  H01L2924/00012 ,  H01L2924/04941 ,  H01L2924/01029 ,  H01L2924/00 ,  H01L2224/05552

摘要： A method for making a semiconductor device comprises forming an electrical interconnect layer, forming a first dielectric layer over the interconnect layer, forming an opening in the first dielectric layer over a first electrical interconnect of the interconnect layer, forming an aluminum layer over the first dielectric layer, etching the aluminum layer to form an aluminum die pad, forming a second dielectric layer over the aluminum die pad and the first dielectric layer, and forming a conductive via through the first and second dielectric layers to contact a second electrical interconnect of the interconnect layer.

摘要翻译： 制造半导体器件的方法包括形成电互连层，在互连层上形成第一介电层，在互连层的第一电互连上在第一介电层中形成开口，在第一电介质上形成铝层 蚀刻所述铝层以形成铝管芯焊盘，在所述铝管芯焊盘和所述第一介电层上形成第二电介质层，以及通过所述第一和第二电介质层形成导电通孔以接触所述互连的第二电互连 层。

公开(公告)号：US07579228B2

公开(公告)日：2009-08-25

申请号：US11825953

申请日：2007-07-10

申请人： Paul A. Grudowski ,  Kurt H. Junker ,  Thomas J. Kropewnicki ,  Andrew G. Nagy

发明人： Paul A. Grudowski ,  Kurt H. Junker ,  Thomas J. Kropewnicki ,  Andrew G. Nagy

IPC分类号： H01L21/8238

CPC分类号： H01L21/823468 ,  H01L21/02115 ,  H01L21/02274 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/312 ,  H01L21/3146 ,  H01L21/823864 ,  H01L29/6653 ,  Y10S438/943

摘要： A method for making a semiconductor device is provided, comprising (a) providing a semiconductor structure comprising a first gate electrode (210); (b) forming a first set of organic spacers (213) adjacent to said first electrode; (c) depositing a first photo mask (215) over the structure; and (d) simultaneously removing the first set of organic spacers and the first photo mask.

摘要翻译： 提供一种制造半导体器件的方法，包括（a）提供包括第一栅电极（210）的半导体结构; （b）形成与所述第一电极相邻的第一组有机间隔物（213）; （c）在所述结构上沉积第一光掩模（215）; 和（d）同时去除第一组有机间隔物和第一光掩模。

公开(公告)号：US20090017587A1

公开(公告)日：2009-01-15

申请号：US11825953

申请日：2007-07-10

申请人： Paul A. Grudowski ,  Kurt H. Junker ,  Thomas J. Kropewnicki ,  Andrew G. Nagy

发明人： Paul A. Grudowski ,  Kurt H. Junker ,  Thomas J. Kropewnicki ,  Andrew G. Nagy

IPC分类号： H01L21/8238

CPC分类号： H01L21/823468 ,  H01L21/02115 ,  H01L21/02274 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/312 ,  H01L21/3146 ,  H01L21/823864 ,  H01L29/6653 ,  Y10S438/943

摘要： A method for making a semiconductor device is provided, comprising (a) providing a semiconductor structure comprising a first gate electrode (210); (b) forming a first set of organic spacers (213) adjacent to said first electrode; (c) depositing a first photo mask (215) over the structure; and (d) simultaneously removing the first set of organic spacers and the first photo mask.

公开(公告)号：US20080220617A1

公开(公告)日：2008-09-11

申请号：US11716058

申请日：2007-03-07

申请人： Michael D. Turner ,  Suresh Venkatesan ,  Kurt H. Junker

发明人： Michael D. Turner ,  Suresh Venkatesan ,  Kurt H. Junker

IPC分类号： H01L21/31

CPC分类号： H01L21/76283 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/66772 ,  H01L29/78 ,  H01L29/7846 ,  H01L29/78654

摘要： A method for imparting stress to the channel region of a transistor is provided. In accordance with the method, a semiconductor layer (307) is provided which has a dielectric layer (305) disposed beneath it. A trench (319) is created which extends through the semiconductor layer and into the dielectric layer, and the trench is backfilled with a stressor material (320), thereby forming a trench isolation structure. A channel region (326) is defined in the semiconductor layer adjacent to the trench isolation structure.

摘要翻译： 提供了向晶体管的沟道区域施加应力的方法。 根据该方法，提供半导体层（307），其具有设置在其下方的电介质层（305）。 产生一个延伸穿过半导体层并进入电介质层的沟槽（319），沟槽用应力源材料（320）回填，从而形成沟槽隔离结构。 在与沟槽隔离结构相邻的半导体层中限定沟道区（326）。

公开(公告)号：US20080173908A1

公开(公告)日：2008-07-24

申请号：US11655461

申请日：2007-01-19

申请人： Kurt H. Junker ,  Paul A. Grudowski ,  Xiang-Zheng Bo ,  Tien Ying Luo

发明人： Kurt H. Junker ,  Paul A. Grudowski ,  Xiang-Zheng Bo ,  Tien Ying Luo

IPC分类号： H01L29/78 ,  H01L21/3105 ,  H01L21/8238

CPC分类号： H01L21/02348 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/02351 ,  H01L21/3105 ,  H01L21/3185 ,  H01L21/823807 ,  H01L29/7843

摘要： A method for making a semiconductor device is provided which comprises (a) providing a semiconductor structure equipped with a gate and a channel region, said channel region being associated with the gate; (b) depositing a first sub-layer (131) of a first stressor material over the semiconductor structure, said first stressor material containing silicon-nitrogen bonds and imparting tensile stress to the semiconductor structure; (c) curing the first stressor material through exposure to a radiation source; (d) depositing a second sub-layer (133) of a second stressor material over the first sub-layer, said second stressor material containing silicon-nitrogen bonds and imparting tensile stress to the semiconductor structure; and (e) curing the second sub-layer of stressor material through exposure to a radiation source.

摘要翻译： 提供了制造半导体器件的方法，其包括（a）提供配备有栅极和沟道区域的半导体结构，所述沟道区域与栅极相关联; （b）在半导体结构上沉积第一应力源材料的第一子层（131），所述第一应力源材料含有硅 - 氮键并向半导体结构施加拉伸应力; （c）通过暴露于辐射源固化第一应激物材料; （d）在所述第一子层上沉积第二应力源材料的第二子层（133），所述第二应力源材料含有硅 - 氮键并向所述半导体结构施加拉伸应力; 和（e）通过暴露于辐射源固化应力源材料的第二子层。

公开(公告)号：US06972255B2

公开(公告)日：2005-12-06

申请号：US10628668

申请日：2003-07-28

申请人： Douglas M. Reber ,  Mark D. Hall ,  Kurt H. Junker ,  Kyle W. Patterson ,  Tab Allen Stephens ,  Edward K. Theiss ,  Srikanteswara Dakshiina-Murthy ,  Marilyn Irene Wright

发明人： Douglas M. Reber ,  Mark D. Hall ,  Kurt H. Junker ,  Kyle W. Patterson ,  Tab Allen Stephens ,  Edward K. Theiss ,  Srikanteswara Dakshiina-Murthy ,  Marilyn Irene Wright

IPC分类号： H01L21/027 ,  H01L21/033 ,  H01L21/28 ,  H01L21/3213 ,  H01L21/44

CPC分类号： H01L21/02164 ,  H01L21/02274 ,  H01L21/0276 ,  H01L21/0332 ,  H01L21/0338 ,  H01L21/28035 ,  H01L21/28123 ,  H01L21/31612 ,  H01L21/32139 ,  H01L29/6659 ,  H01L29/7833 ,  Y10S438/902 ,  Y10S438/952

摘要： In a making a semiconductor device, a patterning stack above a conductive material that is to be etched has a patterned photoresist layer that is used to pattern an underlying a tetraethyl-ortho-silicate (TEOS) layer. The TEOS layer is deposited at a lower temperature than is conventional. The low temperature TEOS layer is over an organic anti-reflective coating (ARC) that is over the conductive layer. The low temperature TEOS layer provides adhesion between the organic ARC and the photoresist, has low defectivity, operates as a hard mask, and serves as a phase shift layer that helps, in combination with the organic ARC, to reduce undesired reflection.

摘要翻译： 在制造半导体器件中，待蚀刻的导电材料上方的图案化叠层具有图案化的光致抗蚀剂层，其用于对四乙基原硅酸盐（TEOS）层进行图案化。 在比常规温度低的温度下沉积TEOS层。 低温TEOS层位于导电层上方的有机抗反射涂层（ARC）上。 低温TEOS层提供有机ARC和光致抗蚀剂之间的粘附，具有低缺陷性，作为硬掩模操作，并且用作与有机ARC组合有助于减少不期望的反射的相移层。