公开(公告)号：US07247552B2

公开(公告)日：2007-07-24

申请号：US11033009

申请日：2005-01-11

申请人： Scott K. Pozder ,  Kevin J. Hess ,  Pak K. Leung ,  Edward O. Travis ,  Brett P. Wilkerson ,  David G. Wontor ,  Jie-Hua Zhao

发明人： Scott K. Pozder ,  Kevin J. Hess ,  Pak K. Leung ,  Edward O. Travis ,  Brett P. Wilkerson ,  David G. Wontor ,  Jie-Hua Zhao

IPC分类号： H01L21/4763

CPC分类号： H01L24/10 ,  H01L23/522 ,  H01L24/02 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00

摘要： A technique for alleviating the problems of defects caused by stress applied to bond pads (32) includes, prior to actually making an integrated circuit (10), adding dummy metal lines (74, 76) to interconnect layers (18, 22, 26) to increase the metal density of the interconnect layers. These problems are more likely when the interlayer dielectrics (16, 20, 24) between the interconnect layers are of a low-k material. A critical area or force area (64) around and under each bond pad defines an area in which a defect may occur due to a contact made to that bond pad. Any interconnect layer in such a critical area that has a metal density below a certain percentage can be the cause of a defect in the interconnect layers. Any interconnect layer that has a metal density below that percentage in the critical area has dummy metal lines added to it.

摘要翻译： 减轻施加到接合焊盘（32）的应力引起的缺陷的问题的技术包括：在实际制造集成电路（10）之前，将互连层（18,22,26）中的虚设金属线（74,76） 以增加互连层的金属密度。 当互连层之间的层间电介质（16,20,24）为低k材料时，这些问题更有可能。 在每个接合垫周围和之下的临界区域或力区域（64）限定了由于与该接合焊盘的接触而可能发生缺陷的区域。 金属密度低于某一百分比的这样关键区域中的任何互连层可能是互连层中缺陷的原因。 在临界区域中具有低于该百分比的金属密度的任何互连层都添加有虚拟金属线。

公开(公告)号：US07622309B2

公开(公告)日：2009-11-24

申请号：US11168837

申请日：2005-06-28

申请人： Peng Su ,  Scott K. Pozder ,  David G. Wontor ,  Jie-Hua Zhao

发明人： Peng Su ,  Scott K. Pozder ,  David G. Wontor ,  Jie-Hua Zhao

IPC分类号： H01L21/66

CPC分类号： G01R31/046 ,  H01L22/12 ,  H01L22/20 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0401 ,  H01L2224/05018 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05084 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05541 ,  H01L2224/05556 ,  H01L2224/05559 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05671 ,  H01L2224/05681 ,  H01L2224/05684 ,  H01L2224/13006 ,  H01L2224/13076 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/136 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14505 ,  H01L2224/14515 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/3512 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552 ,  H01L2924/00012

摘要： A bump shear test is disclosed for evaluating the mechanical integrity of low-k interconnect stacks in an integrated circuit which includes a die test structure (11) having a stiff structural component (501, 502) positioned above and affixed to a conductive metal pad (103) formed in a last metal layer (104). The die test structure (11) may also include a dedicated support structure (41) below the conductive metal pad which includes a predetermined pattern of metal lines formed in the interconnect layers (18, 22, 26). After mounting the integrated circuit in a test device, a shear knife (601) is positioned for lateral movement to cause the shear knife to contact the stiff structural component (501). Any damage to the die test structure caused by the lateral movement of the shear knife may be assessed to evaluate the mechanical integrity of the interconnect stack.

摘要翻译： 公开了一种用于评估集成电路中的低k互连叠层的机械完整性的凸块剪切试验，该集成电路包括具有刚性结构部件（501,502）的模具测试结构（11），该结构部件位于导电金属焊盘 103）形成在最后的金属层（104）中。 模具测试结构（11）还可以包括在导电金属焊盘下方的专用支撑结构（41），其包括形成在互连层（18,22,26）中的预定图案的金属线。 在将集成电路安装在测试装置中之后，剪刀（601）被定位用于横向运动，以使剪切刀与刚性结构部件（501）接触。 可以评估由剪切刀的横向运动引起的模具测试结构的任何损坏，以评估互连叠层的机械完整性。

公开(公告)号：US06921975B2

公开(公告)日：2005-07-26

申请号：US10418790

申请日：2003-04-18

申请人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

发明人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

IPC分类号： H01L21/60 ,  H01L23/50 ,  H01L23/538 ,  H01L23/48

CPC分类号： H01L23/3128 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/50 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/16 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/92144 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/82

摘要： A circuit device (15) is placed within an opening of a conductive layer (10) which is then partially encapsulated with an encapsulant (24) so that the active surface of the circuit device (15) is coplanar with the conductive layer (10). At least a portion of the conductive layer (10) may be used as a reference voltage plane (e.g. a ground plane). Additionally, a circuit device (115) may be placed on a conductive layer (100) such that an active surface of circuit device (115) is between conductive layer (100) and an opposite surface of circuit device (115). The conductive layer (100) has at least one opening (128) to expose the active surface of circuit device (115). The encapsulant (24, 126,326) may be electrically conductive or electrically non-conductive.

摘要翻译： 电路装置（15）放置在导电层（10）的开口内，然后用密封剂（24）部分封装，使得电路装置（15）的有源表面与导电层（10）共面， 。 导电层（10）的至少一部分可以用作参考电压平面（例如接地平面）。 另外，电路器件（115）可以放置在导电层（100）上，使得电路器件（115）的有源表面位于导电层（100）和电路器件（115）的相对表面之间。 导电层（100）具有至少一个开口（128）以露出电路装置（115）的有源表面。 密封剂（24,126,326）可以是导电的或不导电的。

公开(公告)号：US08072062B2

公开(公告)日：2011-12-06

申请号：US12039434

申请日：2008-02-28

申请人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

发明人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

IPC分类号： H01L23/34

CPC分类号： H01L23/3128 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/50 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/16 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/92144 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/82

摘要： A circuit device is placed within an opening of a conductive layer which is then partially encapsulated with an encapsulant so that the active surface of the circuit device is coplanar with the conductive layer. At least a portion of the conductive layer may be used as a reference voltage plane (e.g. a ground plane). Additionally, a circuit device may be placed on a conductive layer such that an active surface of circuit device is between conductive layer and an opposite surface of circuit device. The conductive layer has at least one opening to expose the active surface of circuit device. The encapsulant may be electrically conductive or electrically non-conductive.

摘要翻译： 电路装置放置在导电层的开口内，然后用密封剂部分封装，使得电路器件的有源表面与导电层共面。 导电层的至少一部分可以用作参考电压平面（例如接地平面）。 另外，电路器件可以被放置在导电层上，使得电路器件的有源表面在导电层和电路器件的相对表面之间。 导电层具有至少一个开口以暴露电路器件的有源表面。 密封剂可以是导电的或不导电的。

公开(公告)号：US20080142960A1

公开(公告)日：2008-06-19

申请号：US12039434

申请日：2008-02-28

申请人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

发明人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

IPC分类号： H01L23/50 ,  H01L23/538 ,  H01L23/48

CPC分类号： H01L23/3128 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/50 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/16 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/92144 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/82

摘要： A circuit device is placed within an opening of a conductive layer which is then partially encapsulated with an encapsulant so that the active surface of the circuit device is coplanar with the conductive layer. At least a portion of the conductive layer may be used as a reference voltage plane (e.g. a ground plane). Additionally, a circuit device may be placed on a conductive layer such that an active surface of circuit device is between conductive layer and an opposite surface of circuit device. The conductive layer has at least one opening to expose the active surface of circuit device. The encapsulant may be electrically conductive or electrically non-conductive.

摘要翻译： 电路装置放置在导电层的开口内，然后用密封剂部分封装，使得电路器件的有源表面与导电层共面。 导电层的至少一部分可以用作参考电压平面（例如接地平面）。 另外，电路器件可以被放置在导电层上，使得电路器件的有源表面在导电层和电路器件的相对表面之间。 导电层具有至少一个开口以暴露电路器件的有源表面。 密封剂可以是导电的或不导电的。

公开(公告)号：US07361987B2

公开(公告)日：2008-04-22

申请号：US11148691

申请日：2005-07-19

申请人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

发明人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

IPC分类号： H01L23/34

CPC分类号： H01L23/3128 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/50 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/16 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/92144 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/82

摘要： A circuit device (15) is placed within an opening of a conductive layer (10) which is then partially encapsulated with an encapsulant (24) so that the active surface of the circuit device (15) is coplanar with the conductive layer (10). At least a portion of the conductive layer (10) may be used as a reference voltage plane (e.g. a ground plane). Additionally, a circuit device (115) may be placed on a conductive layer (100) such that an active surface of circuit device (115) is between conductive layer (100) and an opposite surface of circuit device (115). The conductive layer (100) has at least one opening (128) to expose the active surface of circuit device (115). The encapsulant (24, 126, 326) may be electrically conductive or electrically non-conductive.

摘要翻译： 电路装置（15）放置在导电层（10）的开口内，然后用密封剂（24）部分封装，使得电路装置（15）的有源表面与导电层（10）共面， 。 导电层（10）的至少一部分可以用作参考电压平面（例如接地平面）。 另外，电路器件（115）可以放置在导电层（100）上，使得电路器件（115）的有源表面位于导电层（100）和电路器件（115）的相对表面之间。 导电层（100）具有至少一个开口（128）以露出电路装置（115）的有源表面。 密封剂（24,126,326）可以是导电的或非导电的。

公开(公告)号：US06838776B2

公开(公告)日：2005-01-04

申请号：US10418763

申请日：2003-04-18

申请人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

发明人： George R. Leal ,  Jie-Hua Zhao ,  Edward R. Prack ,  Robert J. Wenzel ,  Brian D. Sawyer ,  David G. Wontor ,  Marc Alan Mangrum

IPC分类号： H01L21/56 ,  H01L21/68 ,  H01L23/538 ,  H01L29/40 ,  H01L23/28

CPC分类号： H01L21/568 ,  H01L21/565 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L24/96 ,  H01L2224/04105 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05026 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/24137 ,  H01L2224/92 ,  H01L2924/00014 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2224/96 ,  H01L2224/82 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/05099

摘要： In one embodiment, circuit device (15) is placed within an opening of a conductive layer (10) which is then partially encapsulated with an encapsulant (24) so that the active surface of the circuit device (15) is coplanar with the conductive layer (10). In this embodiment, at least a portion of the conductive layer (10) may be used as a reference voltage plane (e.g. a ground plane). In one embodiment, circuit device (115) is placed on a conductive layer (100) such that an active surface of circuit device (115) is between conductive layer (100) and an opposite surface of circuit device (115). In this embodiment, conductive layer (100) has at least one opening (128) to expose the active surface of circuit device (115). The encapsulant (24, 126, 326) may be electrically conductive for some embodiments, and electrically non-conductive for other embodiments.

摘要翻译： 在一个实施例中，电路器件（15）被放置在导电层（10）的开口内，然后使用密封剂（24）部分地封装，使得电路器件（15）的有源表面与导电层 （10）。 在该实施例中，导电层（10）的至少一部分可以用作参考电压平面（例如接地平面）。 在一个实施例中，电路器件（115）被放置在导电层（100）上，使得电路器件（115）的有源表面位于导电层（100）和电路器件（115）的相对表面之间。 在该实施例中，导电层（100）具有至少一个开口（128）以露出电路装置（115）的有源表面。 对于一些实施例，密封剂（24,126,326）可以是导电的，并且对于其它实施例，密封剂（24,126,326）可以是导电的。

公开(公告)号：US08053349B2

公开(公告)日：2011-11-08

申请号：US12124305

申请日：2008-05-21

申请人： Kenneth R. Rhyner ,  Kevin Lyne ,  David G. Wontor ,  Peter R. Harper

发明人： Kenneth R. Rhyner ,  Kevin Lyne ,  David G. Wontor ,  Peter R. Harper

IPC分类号： H01L21/44

CPC分类号： H01L23/49827 ,  H01L21/4853 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/49838 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2224/05599

摘要： A semiconductor flip-chip ball grid array package (600) with one-metal-layered substrate. The sites (611) of a two-dimensional array become usable for attaching solder balls of the signal (non-common net assignment) I/O type to the substrate under the chip area (601), when the sites can be routed for metal plating (620). The space to place a maximum number (614) of signal routing traces is opened up by interrupting the periodicity of the site array from the edge (602) of the substrate towards the center under the chip. The periodicity is preferably interrupted by depopulating entire aligned lines and rows of the two-dimensional array.

摘要翻译： 一种具有单金属层状基板的半导体倒装芯片球栅阵列封装（600）。 二维阵列的位置（611）可用于将信号（非共同网络分配）I / O类型的焊球附接到芯片区域（601）下方的基板，当位置可以路由为金属 电镀（620）。 通过从基板的边缘（602）朝向芯片下方的中心中断现场阵列的周期性来放置放置最大数量（614）的信号路由迹线的空间。 周期性优选地通过减少二维阵列的整个对齐线和行的中断。