公开(公告)号：WO2006053206A9

公开(公告)日：2006-08-24

申请号：PCT/US2005040907

申请日：2005-11-10

Applicant: PPG IND OHIO INC

Inventor： OLSON KEVIN C ,  WANG ALAN E ,  ELENIUS PETER ,  GOODMAN THOMAS W

IPC: H05K1/05 ,  H05K3/46 ,  H05K1/02 ,  H05K3/00 ,  H05K3/44

CPC classification number: H05K3/002 ,  H05K1/056 ,  H05K3/0052 ,  H05K3/403 ,  H05K3/44 ,  H05K3/445 ,  H05K3/4623 ,  H05K3/4641 ,  H05K3/4644 ,  H05K2201/0166 ,  H05K2201/0397 ,  H05K2201/0909 ,  H05K2201/09181 ,  H05K2201/0919 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09545 ,  H05K2201/09554 ,  H05K2201/09645 ,  H05K2201/09827 ,  H05K2203/1105 ,  H05K2203/135

Abstract: A circuit board or each circuit board of a multi-layer circuit board includes an electrically conductive sheet coated with an insulating top layer covering one surface of the conductive sheet, an insulating bottom layer covering another surface of the conductive sheet and an insulating edge layer covering an edge of the conductive sheet. An insulating interlayer can be sandwiched between a pair of adjacent circuit boards of a multi-layer circuit board assembly. A landless through-hole or via can extend through one or more of the circuit boards for connecting electrical conductors on opposing surfaces thereof.

Abstract translation: 多层电路板的电路板或每个电路板包括涂覆有覆盖导电片的一个表面的绝缘顶层的导电片，覆盖导电片的另一个表面的绝缘底层以及覆盖导电片的绝缘边缘层覆盖物 导电片的边缘。 绝缘中间层可以夹在多层电路板组件的一对相邻电路板之间。 无焊点通孔或通孔可以延伸穿过一个或多个电路板，用于在其相对表面上连接电导体。

公开(公告)号：WO2017044243A1

公开(公告)日：2017-03-16

申请号：PCT/US2016/046503

申请日：2016-08-11

Applicant: INTEL CORPORATION

Inventor： ENRIQUEZ SHIBAYAMA, Raul ,  XIAO, Kai ,  ZAVALA CASTRO, Nicte A. ,  LEE, Beom-Taek

IPC: H05K3/36 ,  H05K1/14 ,  H05K3/46

CPC classification number: H05K1/144 ,  H05K1/0298 ,  H05K1/115 ,  H05K1/181 ,  H05K1/184 ,  H05K3/368 ,  H05K2201/041 ,  H05K2201/09545 ,  H05K2201/10159 ,  H05K2201/10303 ,  H05K2201/10734

Abstract: In one embodiment, first and second circuit boards may be coupled together. The first circuit board may include a first trace to electrically couple a first integrated circuit to a first via of the first circuit board. In turn, the second circuit board may include a second trace to electrically couple a first contact of a first memory socket adapted to the first circuit board and a first contact of a second memory socket adapted to the first circuit board. This second trace, when the circuit boards are coupled together, is to electrically couple to a first via of the second circuit board, to enable the first via of the second board to electrically couple to the first via of the first circuit board. Other embodiments are described and claimed.

Abstract translation: 在一个实施例中，第一和第二电路板可以耦合在一起。 第一电路板可以包括将第一集成电路电耦合到第一电路板的第一通孔的第一迹线。 反过来，第二电路板可以包括第二迹线，用于电耦合适于第一电路板的第一存储器插座的第一触点和适于第一电路板的第二存储器插槽的第一触点。 当电路板耦合在一起时，该第二迹线将电耦合到第二电路板的第一通孔，以使得第二板的第一通孔能够电耦合到第一电路板的第一通孔。 描述和要求保护其他实施例。

公开(公告)号：WO2016151053A1

公开(公告)日：2016-09-29

申请号：PCT/EP2016/056462

申请日：2016-03-23

Applicant: SAFRAN ELECTRONICS & DEFENSE

Inventor： GUILLOT, François ,  SPOOR, Pascal ,  CHETANNEAU, Patrice

IPC: H05K1/02 ,  H05K7/14 ,  H05K3/00

CPC classification number: H05K7/1439 ,  G06F1/184 ,  H01R12/7064 ,  H01R12/716 ,  H05K1/111 ,  H05K1/115 ,  H05K3/0011 ,  H05K3/0094 ,  H05K3/421 ,  H05K3/4644 ,  H05K7/1412 ,  H05K7/1445 ,  H05K7/1452 ,  H05K7/1459 ,  H05K2201/0104 ,  H05K2201/09509 ,  H05K2201/09545 ,  H05K2201/10189 ,  H05K2201/10295

Abstract: La présente invention concerne une carte électronique de fond de panier (20) présentant une face interne (142) adaptée pour être connectée à des connecteurs de cartes électroniques (12) et une face externe (143) adaptée pour être connectée à un connecteur externe (15), la carte de fond de panier (20) étant caractérisée en ce qu'elle présente des trous borgnes débouchant sur sa face interne (142), et des trous débouchant sur sa face externe (143), les trous étant adaptés pour recevoir des éléments de connexion à insertion par force et former avec eux un point de connexion électrique.

Abstract translation: 本发明涉及一种背板电子板（20），其具有适于连接到电子板连接器（12）的内表面（142）和适于连接到外连接器（15）的外表面（143），所述背板 其特征在于，具有在其内表面（142）上开口的盲孔和在其外表面（143）上开口的孔，该孔适于接收压配合连接元件并形成 电连接点。

公开(公告)号：WO2014157206A1

公开(公告)日：2014-10-02

申请号：PCT/JP2014/058291

申请日：2014-03-25

Applicant: 日立化成株式会社

Inventor： 吉田　信之

IPC: H05K3/46 ,  C25D7/00 ,  H05K3/42

CPC classification number: H05K3/421 ,  C23C18/1653 ,  C23C18/405 ,  C25D3/38 ,  C25D5/02 ,  C25D5/10 ,  C25D5/34 ,  C25D5/48 ,  C25D7/00 ,  C25D7/123 ,  H05K1/0298 ,  H05K1/0346 ,  H05K1/09 ,  H05K1/115 ,  H05K3/06 ,  H05K3/382 ,  H05K3/427 ,  H05K3/4652 ,  H05K3/4661 ,  H05K2201/0154 ,  H05K2201/0355 ,  H05K2201/09545 ,  H05K2201/09563 ,  H05K2203/0353 ,  H05K2203/1423

Abstract: 　配線形成した内層材上に絶縁層とその上層に金属箔とを積層一体化し、前記金属箔及び絶縁層にビアホール用の穴を設け、下地無電解めっき層を形成した後、電解フィルドめっき層で前記ビアホール用穴を穴埋めする多層配線基板の製造方法であって、前記下地無電解めっき層の形成後に、まず前記ビアホール用穴を完全に充填しない程度の電解フィルドビアめっき層を形成し、次に前記電解フィルドめっき層の表面をエッチングした上で、電解フィルドめっき層によって前記ビアホール用穴を完全に穴埋めする多層配線基板の製造方法。

Abstract translation: 一种多层布线基板的制造方法，其特征在于，在其上层的绝缘层和金属箔一体层叠在形成布线的内层材料上，在金属箔中设置有用于通孔的开口， 形成绝缘层，形成基底化学镀层，然后用电解填料镀层填充通孔开口;多层布线基板的制造方法，其特征在于，首先将所述电解填料镀层形成为不能 在形成基底化学镀层之后，完全填充通孔开口，随后蚀刻电解填料镀层的表面，然后用电解填料镀层完全填充通孔开口。

公开(公告)号：WO2014126194A1

公开(公告)日：2014-08-21

申请号：PCT/JP2014/053453

申请日：2014-02-14

Applicant: 株式会社フジクラ

Inventor： 上道　雄介

IPC: H01P5/107 ,  H01P11/00

CPC classification number: H01P11/003 ,  H01P5/107 ,  H05K1/0251 ,  H05K3/002 ,  H05K3/0029 ,  H05K2201/037 ,  H05K2201/09509 ,  H05K2201/09545 ,  H05K2203/0733 ,  Y10T29/49018

Abstract: 　第１主面と、前記第１主面とは反対の第２主面と、前記第１主面に形成された所望の深さを有する微細孔とを有し、単一の部材からなる基板と、前記第１主面および第２主面上に形成された接地導体層と、前記第１主面上に形成され、高周波信号を伝搬可能な平面回路と、前記微細孔の内面を覆うように形成され、前記平面回路と電気的に接続されたピンと、を備えたモード変換器の製造方法が、前記基板にレーザー光を照射することにより、前記基板の一方の主面から所望の深さまで第１の改質部を形成し、前記第１の改質部を除去することにより、前記微細孔を形成し、前記微細孔の内部に導電性物質を導入することにより、前記ピンを形成する工程を有する。

Abstract translation: 该模式转换器设置有：包括单个部件的基板，具有第一主表面，与第一主表面相对的第二主表面和形成在第一主表面上的具有所需深度的微孔; 形成在第一主表面和第二主表面上的接地导体层; 形成在第一主表面上并且能够传播高频信号的平面电路; 以及形成为覆盖微孔的内表面并且与平面电路电连接的销。 该模式转换器的制造方法包括：通过用激光照射基板，从基板的主表面到希望的深度形成第一重整部的工序，通过除去重整部来形成微孔， 并且通过将导电物质引入到微孔中来形成销。

公开(公告)号：WO2014095610A1

公开(公告)日：2014-06-26

申请号：PCT/EP2013/076501

申请日：2013-12-13

Applicant: VALEO SYSTEMES THERMIQUES

Inventor： CHAUVIN, Karen ,  GOUMAIN, Xavier ,  KIEL, Friedbald

IPC: H05K7/20

CPC classification number: H05K1/0206 ,  H05K1/115 ,  H05K1/181 ,  H05K7/20163 ,  H05K7/205 ,  H05K7/20854 ,  H05K7/20863 ,  H05K2201/066 ,  H05K2201/09545

Abstract: L'invention concerne un dispositif de refroidissement pour une carte de circuit imprimé, comprenant une carte de circuit imprimé munie d'au moins une face ou première face et au moins un élément dissipateur thermique 9 brasé sur ladite au moins une face du circuit imprimé, ledit au moins un élément dissipateur thermique 9 étant apte à être disposé dans un flux de fluide réfrigérant. Application aux véhicules automobiles.

Abstract translation: 本发明涉及一种用于印刷电路板的冷却装置，其包括装配有至少一个面或第一面的印刷电路板和钎焊到印刷电路的所述至少一个面的至少一个散热器（9），其中 所述至少一个散热器（9）可设置在冷却剂流中。 本发明适用于机动车辆。

公开(公告)号：WO01019149A1

公开(公告)日：2001-03-15

申请号：PCT/JP2000/005972

申请日：2000-09-01

IPC: H01L21/48 ,  H01L23/498 ,  H01L23/50 ,  H01L23/64 ,  H01L25/16 ,  H05K1/02 ,  H05K1/18 ,  H05K3/46 ,  H01G4/008

CPC classification number: H05K1/115 ,  H01G2/06 ,  H01G4/12 ,  H01G4/224 ,  H01G4/228 ,  H01G4/248 ,  H01G4/40 ,  H01L21/4857 ,  H01L23/498 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/642 ,  H01L23/645 ,  H01L25/16 ,  H01L25/162 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/05568 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2924/01002 ,  H01L2924/01005 ,  H01L2924/01011 ,  H01L2924/01012 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01046 ,  H01L2924/01051 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15174 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/0231 ,  H05K1/112 ,  H05K1/181 ,  H05K1/183 ,  H05K1/185 ,  H05K1/186 ,  H05K3/4602 ,  H05K2201/09509 ,  H05K2201/09545 ,  H05K2201/096 ,  H05K2201/10015 ,  H05K2201/10636 ,  H05K2201/10674 ,  Y02P70/611

Abstract: Arranging chip capacitors (20) in a printed wiring board (10) makes it possible to reduce the distance between an IC chip (90) and the chip capacitor (20) and to reduce the loop inductance. Further, since the chip capacitors (20) are received in a thick core board (30), there is no possibility of thickening the printed wiring board.

Abstract translation: 在印刷电路板（10）中布置片状电容器（20）使得可以减小IC芯片（90）和芯片电容器（20）之间的距离并降低环路电感。 此外，由于芯片电容器（20）被接收在厚芯板（30）中，所以不可能使印刷电路板变厚。

公开(公告)号：WO2015170539A1

公开(公告)日：2015-11-12

申请号：PCT/JP2015/060614

申请日：2015-04-03

Applicant: 株式会社村田製作所

Inventor： 大坪　喜人 ,  釣賀　大介

IPC: H01L23/12 ,  H05K3/34 ,  H05K3/46

CPC classification number: H05K1/09 ,  H01L21/486 ,  H01L23/145 ,  H01L23/49822 ,  H01L23/49883 ,  H01L2224/16225 ,  H01L2924/0002 ,  H01L2924/19105 ,  H05K1/113 ,  H05K1/115 ,  H05K3/3436 ,  H05K3/3442 ,  H05K3/4038 ,  H05K3/4644 ,  H05K2201/032 ,  H05K2201/09472 ,  H05K2201/09545 ,  H05K2201/09563 ,  H05K2203/06 ,  H01L2924/00

Abstract: 　樹脂多層基板（１０２）は、複数の樹脂層（２）を積層して一体化させることによって得られた積層体（１）を備える。積層体（１）には、複数の樹脂層（２）のうちの少なくとも１つを貫通し、積層体（１）の外に向かって直接露出するように配置された層間接続導体が設けられている。

Abstract translation: 该树脂多层基板（102）包括通过层叠并整合多个树脂层（2）而获得的层叠体（1）。 层叠体（1）设置有层叠连接导体，该层间连接导体被配置成贯穿多个树脂层（2）中的至少一个树脂层，并且直接暴露于层叠体（1）的外部。

公开(公告)号：WO2014165245A1

公开(公告)日：2014-10-09

申请号：PCT/US2014/024950

申请日：2014-03-12

Applicant: INVENSAS CORPORATION

Inventor： KATKAR, Rajesh ,  UZOH, Cyprian, Emeka ,  HABA, Belgacem ,  MOHAMMED, Llyas

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H05K1/0306 ,  H01L21/481 ,  H01L21/4853 ,  H01L21/486 ,  H01L23/13 ,  H01L23/3731 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L23/49894 ,  H01L23/5381 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/5386 ,  H01L24/17 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/16113 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/107 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15331 ,  H05K1/09 ,  H05K1/112 ,  H05K1/115 ,  H05K3/4007 ,  H05K3/42 ,  H05K2201/09545 ,  H05K2201/10378 ,  H05K2203/0323

Abstract: Interposers and methods of making the same are disclosed herein. In one embodiment, an interposer includes a region having first and second oppositely facing surfaces and a plurality of pores, each pore extending in a first direction from the first surface towards the second surface, wherein alumina extends along a wall of each pore; a plurality of electrically conductive connection elements extending in the first direction, consisting essentially of aluminum and being electrically isolated from one another by at least the alumina; a first conductive path provided at the first surface for connection with a first component external to the interposer; and a second conductive path provided at the second surface for connection with a second component external to the interposer, wherein the first and second conductive paths are electrically connected through at least some of the connection elements.

Abstract translation: 中间体及其制备方法在本文中公开。 在一个实施例中，插入件包括具有第一和第二相对面的表面和多个孔的区域，每个孔在第一方向上从第一表面向第二表面延伸，其中氧化铝沿每个孔的壁延伸; 多个导电连接元件，其沿第一方向延伸，主要由铝构成，并通过至少氧化铝彼此电隔离; 第一导电路径，设置在第一表面处，用于与插入件外部的第一部件连接; 以及设置在所述第二表面处用于与所述插入件外部的第二部件连接的第二导电路径，其中所述第一和第二导电路径通过至少一些所述连接元件电连接。

公开(公告)号：WO2014070586A1

公开(公告)日：2014-05-08

申请号：PCT/US2013/066654

申请日：2013-10-24

Applicant: INTEL CORPORATION ,  HOSSAIN, MD Altaf ,  ZHAO, Jin ,  VU, John T.

Inventor： HOSSAIN, MD Altaf ,  ZHAO, Jin ,  VU, John T.

IPC: H01L23/12 ,  H01L21/60

CPC classification number: H05K1/183 ,  H01L2224/16225 ,  H01L2924/15311 ,  H05K1/0326 ,  H05K1/113 ,  H05K1/115 ,  H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K3/32 ,  H05K3/42 ,  H05K2201/09545 ,  H05K2201/09709 ,  H05K2201/0989 ,  H05K2201/10734 ,  Y10T29/4913

Abstract: Embodiments of the present disclosure are directed towards a circuit board having integrated passive devices such as inductors, capacitors, resistors and associated techniques and configurations. In one embodiment, an apparatus includes a circuit board having a first surface and a second surface opposite to the first surface and a passive device integral to the circuit board, the passive device having an input terminal configured to couple with electrical power of a die, an output terminal electrically coupled with the input terminal, and electrical routing features disposed between the first surface and the second surface of the circuit board and coupled with the input terminal and the output terminal to route the electrical power between the input terminal and the output terminal, wherein the input terminal includes a surface configured to receive a solder ball connection of a package assembly including the die. Other embodiments may be described and/or claimed.

Abstract translation: 本公开的实施例涉及具有诸如电感器，电容器，电阻器和相关技术和配置的集成无源器件的电路板。 在一个实施例中，一种装置包括具有与第一表面相对的第一表面和第二表面的电路板，以及与电路板成一体的无源器件，该无源器件具有被配置为与管芯的电力耦合的输入端子， 与输入端子电耦合的输出端子以及设置在电路板的第一表面和第二表面之间的电气路由特征，并且与输入端子和输出端子耦合以在输入端子和输出端子之间布置电力 ，其中所述输入端包括被配置为接收包括所述管芯的封装组件的焊球连接的表面。 可以描述和/或要求保护其他实施例。