公开(公告)号：WO2015119893A3

公开(公告)日：2015-11-12

申请号：PCT/US2015014118

申请日：2015-02-02

Applicant: CYPRESS SEMICONDUCTOR CORP

Inventor： RAMKUMAR KRISHNASWAMY ,  SHIH HUI MEI

IPC: H01L29/423 ,  H01L21/02 ,  H01L21/28 ,  H01L29/51

CPC classification number: H01L21/28282 ,  H01L21/0214 ,  H01L21/0217 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02244 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/02274 ,  H01L21/02326 ,  H01L21/02337 ,  H01L21/28194 ,  H01L21/8234 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/4234 ,  H01L29/511 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792

Abstract: A method of fabricating a memory device is described. Generally, the method includes: forming on a surface of a substrate a dielectric stack including a tunneling dielectric and a charge-trapping layer overlying the tunneling dielectric; depositing a first cap layer comprising an oxide over the dielectric stack; forming a second cap layer comprising a nitride over the first cap layer; patterning the first and second cap layers and the dielectric stack to form a gate stack of a memory device; removing the second cap layer; and performing an oxidation process to form a blocking oxide over the charge-trapping layer, wherein the oxidation process consumes the first cap layer. Other embodiments are also described.

Abstract translation: 描述制造存储器件的方法。 通常，该方法包括：在衬底的表面上形成包括隧穿电介质和覆盖在隧穿电介质上的电荷俘获层的电介质叠层; 在电介质堆叠上沉积包含氧化物的第一盖层; 在第一盖层上形成包含氮化物的第二盖层; 图案化所述第一和第二覆盖层以及所述电介质堆叠以形成存储器装置的栅极叠层; 去除第二盖层; 以及执行氧化工艺以在电荷俘获层上方形成阻挡氧化物，其中氧化工艺消耗第一帽层。 还描述了其他实施例。

公开(公告)号：WO2015165411A1

公开(公告)日：2015-11-05

申请号：PCT/CN2015/077877

申请日：2015-04-29

Applicant: 无锡华润上华半导体有限公司

Inventor： 王智勇 ,  王德进 ,  马晶晶

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76834 ,  H01L21/02131 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/76801 ,  H01L23/5283 ,  H01L23/53295 ,  H01L27/1248 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种绝缘体上硅器件的金属间介质层结构，包括覆盖金属互连的富硅氧化物层（54），富硅氧化物层上的氟硅玻璃层、及氟硅玻璃层上的非掺杂硅酸盐玻璃层，所述富硅氧化物层（54）的厚度为700埃±10％，厚度较大的富硅氧化物层可以将可动离子俘获在不饱和键上，使得可动离子难以穿过富硅氧化物层，实现了阻挡可动离子的目的。在栅氧化层完整性评估中有良好的表现，避免了可动离子在界面处的聚集造成器件的损坏。还提供了一种绝缘体上硅器件，以及一种绝缘体上硅器件的金属间介质层的制造方法。

公开(公告)号：WO2015141521A1

公开(公告)日：2015-09-24

申请号：PCT/JP2015/056976

申请日：2015-03-10

Applicant: 株式会社日立国際電気

Inventor： 佐藤　崇之

IPC: H01L21/31 ,  C23C16/505 ,  C23C16/52 ,  H01L21/3065 ,  H01L21/316 ,  H05H1/46

CPC classification number: H01L21/02164 ,  H01J37/32064 ,  H01J37/32091 ,  H01J37/32183 ,  H01J37/32568 ,  H01J37/32743 ,  H01L21/02238 ,  H01L21/02252 ,  H01L21/02274

Abstract: 課題：プラズマを用いた基板処理において、基板の面内均一性を向上させる。　解決手段： 処理ガスをプラズマ状態とするプラズマ生成部と、プラズマ状態の処理ガスで基板を処理する処理室と、処理室内にて基板を支持する基板支持部と、基板支持部の内部に設けられ、周方向に区分けされた複数の領域を有する電極部と、周方向に区分けされた複数の領域のそれぞれの領域ごとに電極部のインピーダンスを調整するインピーダンス調整部と、を備える構成を提供する。

Abstract translation: 本发明解决了使用等离子体的基板处理中提高基板的面内均匀性的问题。 [解决方案]提供了一种配置，其中处理气体进入等离子体状态的等离子体产生部分; 处理室，其中使用处于等离子体状态的处理气体处理基板; 衬底支撑部，其在所述处理室中支撑所述衬底; 电极部，其设置在所述基板支撑部中，并且具有沿周向隔开的多个区域; 以及阻抗调整部，其通过沿圆周方向分隔的各个区域来调整电极部的阻抗。

公开(公告)号：WO2015138390A1

公开(公告)日：2015-09-17

申请号：PCT/US2015/019604

申请日：2015-03-10

Applicant: SIGMA-ALDRICH CO. LLC

Inventor： GARRATT, Shaun ,  WILLIAMS, Paul

IPC: C07F11/00 ,  C23C16/00

CPC classification number: C07F11/00 ,  C23C16/18 ,  C23C16/34 ,  C23C16/405 ,  C23C16/45536 ,  C23C16/45553 ,  H01L21/02175 ,  H01L21/02205 ,  H01L21/02274 ,  H01L21/0228 ,  H01L45/16

Abstract: Molybdenum complexes and use thereof in thin film deposition, such as CVD and ALD are provided herein. The molybdenum complexes correspond in structure to Formula (I): wherein R 1 , R 2 , R 3 , R 4 , R 5 , R 6 , R 7 , R 8 , R 9 , and R 10 are independently selected from the group consisting of hydrogen, alkyl, and trialkylsilyl; and at least one of R 1 , R 2 , R 3 , R 4 , R 5, R 6 , R 7 , R 8 , R 9 , and R 10 is trialkylsilyl.

Abstract translation: 钼复合物及其在薄膜沉积中的应用，如CVD和ALD。 钼络合物在结构上对应于式（I）：其中R 1，R 2，R 3，R 4，R 5，R 6，R 7，R 8，R 9和R 10独立地选自氢，烷基和三烷基甲硅烷基; 并且R 1，R 2，R 3，R 4，R 5，R 6，R 7，R 8，R 9和R 10中的至少一个为三烷基甲硅烷基。

公开(公告)号：WO2015134157A1

公开(公告)日：2015-09-11

申请号：PCT/US2015/015054

申请日：2015-02-09

Applicant: APPLIED MATERIALS, INC.

Inventor： COX, Michael, S. ,  WANG, Rongping ,  WEST, Brian ,  JOHNSON, Roger, M. ,  DICKINSON, Colin, John

IPC: H01L21/02 ,  H05H1/46

CPC classification number: H01J37/32844 ,  B01D53/323 ,  B01D2257/55 ,  B01D2257/553 ,  B01D2257/556 ,  B01D2258/0216 ,  H01J37/32082 ,  H01J37/32357 ,  H01J37/32495 ,  H01J37/32541 ,  H01J37/32568 ,  H01J37/32596 ,  H01J37/32669 ,  H01J37/32825 ,  H01J2237/332 ,  H01J2237/334 ,  H01J2237/335 ,  H01L21/02123 ,  H01L21/02274 ,  Y02C20/30

Abstract: Embodiments disclosed herein include an abatement system for abating compounds produced in semiconductor processes. The abatement system includes a plasma source that has a first plate and a second plate parallel to the first plate. An electrode is disposed between the first and second plates and an outer wall is disposed between the first and second plates surrounding the electrode. The plasma source has a first plurality of magnets disposed on the first plate and a second plurality of magnets disposed on the second plate. The magnetic field created by the first and second plurality of magnets is substantially perpendicular to the electric field created between the electrode and the outer wall. In this configuration, a dense plasma is created.

Abstract translation: 本文公开的实施方案包括减轻半导体工艺中产生的化合物的减排系统。 减排系统包括具有平行于第一板的第一板和第二板的等离子体源。 电极设置在第一和第二板之间，并且外壁设置在围绕电极的第一和第二板之间。 等离子体源具有设置在第一板上的第一多个磁体和设置在第二板上的第二多个磁体。 由第一和第二多个磁体产生的磁场基本上垂直于在电极和外壁之间产生的电场。 在该配置中，产生致密等离子体。

公开(公告)号：WO2015108065A1

公开(公告)日：2015-07-23

申请号：PCT/JP2015/050778

申请日：2015-01-14

Applicant: 東京エレクトロン株式会社 ,  株式会社東北テクノアーチ

Inventor： 菊地　良幸 ,  榊原　康明 ,  寒川　誠二

IPC: H01L21/31 ,  H01L21/314 ,  H01L21/316

CPC classification number: H01L21/31051 ,  C23C16/401 ,  C23C16/452 ,  C23C16/455 ,  C23C16/45578 ,  C23C16/46 ,  C23C16/50 ,  H01J37/32192 ,  H01J37/32357 ,  H01J37/32522 ,  H01J37/32651 ,  H01J37/32724 ,  H01L21/02126 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02318 ,  H01L21/67069 ,  H01L21/67115

Abstract: 　処理容器内の処理室にある基板上に低誘電率膜を形成する成膜方法であり、処理容器内において処理室の上方に設けられたプラズマ生成室において少なくとも希ガスを供給してマイクロ波を用いてプラズマを生成し、プラズマ生成室と処理室との間に設けられ、当該プラズマ生成室と当該処理室とを連通させる複数の開口を有しかつ紫外線に対する遮蔽性を有する遮蔽部を介して、プラズマ生成室から処理室に粒子を供給し、当該処理室に前駆体ガスを供給して、基板上に低誘電率膜を形成し、その後当該基板に対して加熱処理を行う。

Abstract translation: 一种在设置在处理容器中的处理室中的基板上形成低介电常数膜的成膜方法。 在设置在处理容器内的处理室上方的等离子体生成室中，通过至少供给惰性气体，使用微波产生等离子体。 通过在等离子体产生室和处理室之间设置具有防紫外线的屏蔽性的屏蔽部件，从等离子体产生室向处理室供给粒子，并具有多个开口，等离子体产生室和 处理室彼此连通，并且通过将前体气体供给到处理室中而在基板上形成低介电常数膜。 接着，对基板进行热处理。

公开(公告)号：WO2015105622A1

公开(公告)日：2015-07-16

申请号：PCT/US2014/069889

申请日：2014-12-12

Applicant: APPLIED MATERIALS, INC.

Inventor： UNDERWOOD, Brian Saxton ,  MALLICK, Abhijit Basu

IPC: H01L21/3065

CPC classification number: C23C14/3471 ,  C23C14/0605 ,  C23C14/48 ,  H01L21/02115 ,  H01L21/02274 ,  H01L21/02321 ,  H01L21/0234 ,  H01L21/0332 ,  H01L21/31155

Abstract: Methods are described for treating a carbon film on a semiconductor substrate. The carbon may have a high content of sp3 bonding to increase etch resistance and enable new applications as a hard mask. The carbon film may be referred to as diamond-like carbon before and even after treatment. The purpose of the treatment is to reduce the typically high stress of the deposited carbon film without sacrificing etch resistance. The treatment involves ion bombardment using plasma effluents formed from a local capacitive plasma. The local plasma is formed from one or more of inert gases, carbon-and-hydrogen precursors and/or nitrogen-containing precursors.

Abstract translation: 描述了用于处理半导体衬底上的碳膜的方法。 碳可以具有高含量的sp3键合以增加耐蚀刻性，并使新的应用作为硬掩模。 在处理之前和之后，碳膜可以被称为类金刚石碳。 处理的目的是在不牺牲耐蚀刻性的情况下降低沉积碳膜的典型高应力。 该处理涉及使用由局部电容等离子体形成的等离子体流出物进行离子轰击。 局部等离子体由一种或多种惰性气体，碳 - 氢前体和/或含氮前体形成。

公开(公告)号：WO2015050172A1

公开(公告)日：2015-04-09

申请号：PCT/JP2014/076322

申请日：2014-10-01

Applicant: JSWアフティ株式会社

Inventor： 鷲尾　圭亮

IPC: H01L21/31 ,  C23C16/455 ,  H01L21/318

CPC classification number: C23C16/45544 ,  C23C16/4412 ,  C23C16/45525 ,  C23C16/45548 ,  C23C16/52 ,  H01L21/02178 ,  H01L21/02274 ,  H01L21/0228 ,  H01L22/12 ,  H01L22/26

Abstract: 　膜厚を基板の全領域において均一に制御する原子層堆積装置を提供する。 基板上に薄膜を形成する原子層堆積装置であって、内部に基板が配置されるとともに、内部の気体を排出する複数の排気口が互いに間隔を空けて前記基板の薄膜が形成される面と平行に配列されて設けられた成膜容器と、前記薄膜の原料ガスを前記成膜容器内に供給する原料ガス供給部と、前記基板に吸着した原料ガスの成分と反応して前記薄膜を形成する反応ガスを前記成膜容器内に供給する反応ガス供給部と、前記各排気口に接続された排気バルブと、前記複数の排気バルブを制御することで前記各排気口からの排気量を制御する制御部と、を備えることを特徴とする原子層堆積装置。

Abstract translation: 提供一种原子层沉积装置，其控制在基板的整个区域上均匀的膜厚度。 原子层沉积装置在衬底上形成薄膜，所述原子层沉积装置的特征在于具有：沉积容器，其中衬底设置在其内部，并且其上排放有多个排气口 来自内部的气体彼此间隔开以设置成与已经形成有基板的薄膜的表面平行地布置; 原料气体供给单元，其将用于所述薄膜的原料气体供给到所述沉积容器内; 反应气体供给单元，其向所述沉积容器内供给反应气体，所述反应气体与所述基板上吸附的原料气体的成分反应形成所述薄膜; 连接到每个排气口的排气阀; 以及控制单元，其通过控制多个排气阀来控制来自每个排气口的排气量。

公开(公告)号：WO2015045164A1

公开(公告)日：2015-04-02

申请号：PCT/JP2013/076572

申请日：2013-09-30

Applicant: 株式会社日立国際電気

Inventor： 廣地　志有 ,  豊田　一行 ,  盛満　和広 ,  佐藤　武敏 ,  山本　哲夫

IPC: H01L21/31 ,  C23C16/455 ,  C23C16/50 ,  H05H1/46

CPC classification number: H01L21/02274 ,  C23C16/405 ,  C23C16/452 ,  C23C16/45542 ,  H01J37/321 ,  H01J37/32137 ,  H01J37/32357 ,  H01J37/32449 ,  H01L21/02186 ,  H01L21/02263 ,  H01L21/0228 ,  H01L21/67017

Abstract: 第１の処理ガスと、プラズマ化された第２の処理ガスとを交互に処理容器に供給して基板を処理する基板処理装置であって、前記第１の処理ガスを供給する第１のガス供給系と、前記第２の処理ガスを供給する第２のガス供給系と、前記処理容器の上流に配置され、少なくとも前記第２の処理ガスをプラズマ化するプラズマユニットと、前記第１の処理ガスと前記第２の処理ガスとが交互に供給されるように前記第１のガス供給系と前記第２のガス供給系を制御すると共に、前記第２の処理ガスの供給が開始される前から前記第２の処理ガスのプラズマ化に必要な電力印加を実行するように前記プラズマユニットを制御する制御部と、を備える。

Abstract translation: 本发明是一种基板处理装置，其向处理容器交替地供给第一处理气体和等离子体化的第二处理气体，以处理基板，并且设置有：第一气体供给系统，其供给第一处理气体; 供给第二处理气体的第二气体供给系统; 等离子体单元，其被放置在处理容器的上游，并且至少等离子化第二处理气体; 以及控制单元，其控制所述第一气体供给系统和所述第二气体供给系统，使得所述第一处理气体和所述第二处理气体交替地供给，并且其控制所述等离子体单元，以执行所述等离子体化等离子体化所需的功率的施加 在开始供应第二处理气体之前的第二处理气体。

公开(公告)号：WO2015041746A1

公开(公告)日：2015-03-26

申请号：PCT/US2014/048491

申请日：2014-07-28

Applicant: APPLIED MATERIALS, INC.

Inventor： NEMANI, Srinivas D. ,  GOPALRAJA, Praburam ,  KOSHIZAWA, Takehito

IPC: H01L21/3065 ,  H01L21/02

CPC classification number: H01L21/31116 ,  H01J37/32082 ,  H01J37/32357 ,  H01J37/32449 ,  H01J2237/334 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76829 ,  H01L2221/1063

Abstract: Methods for etching a dielectric barrier layer disposed on the substrate using a low temperature etching process along with a subsequent interface protection layer deposition process are provided. In one embodiment, a method for etching a dielectric barrier layer disposed on a substrate includes transferring a substrate having a dielectric barrier layer disposed thereon into an etching processing chamber, performing a treatment process on the dielectric barrier layer, remotely generating a plasma in an etching gas mixture supplied into the etching processing chamber to etch the treated dielectric barrier layer disposed on the substrate, plasma annealing the dielectric barrier layer to remove the dielectric barrier layer from the substrate, and forming an interface protection layer after the dielectric barrier is removed from the substrate.

Abstract translation: 提供了使用低温蚀刻工艺以及随后的界面保护层沉积工艺来蚀刻设置在基板上的电介质阻挡层的方法。 在一个实施例中，用于蚀刻设置在基板上的电介质阻挡层的方法包括将其上设置有介电阻挡层的基板转印到蚀刻处理室中，对介电阻挡层进行处理工艺，在蚀刻中远程产生等离子体 气体混合物供应到蚀刻处理室中以蚀刻设置在基板上的经处理的介电阻挡层，等离子体对介电阻挡层进行退火以从基板移除电介质阻挡层，并且在介电阻挡层从基板去除之后形成界面保护层 基质。