公开(公告)号：WO2017191414A1

公开(公告)日：2017-11-09

申请号：PCT/FR2017/051063

申请日：2017-05-03

申请人： LINXENS HOLDING

发明人： PROYE, Cyril ,  EYMARD, Eric

IPC分类号： G06K19/077

CPC分类号： H01L23/66 ,  G06K19/07722 ,  G06K19/07747 ,  G06K19/07754 ,  G06K19/07769 ,  H01L21/4857 ,  H01L23/49811 ,  H01L24/08 ,  H01L24/80 ,  H01L2223/6677 ,  H01L2224/08052 ,  H01L2224/08225 ,  H01L2224/80801

摘要： L'invention concerne un procédé de fabrication de carte à puce. Selon ce procédé, on réalise - d'une part, un module (400) comportant un substrat supportant des contacts (412) sur une face, ainsi que des plots de connexion (416) sur l'autre, - d'autre part, une antenne sur un support. Les extrémités de l'antenne sont reliées à des plages de plages de connexion recevant une goutte de matériau de soudure sur une portion de connexion (319). Afin de fiabiliser la connexion électrique par soudure entre le module (400) et l'antenne, les plots de connexion (416) s'étendent sur une zone couvrant une surface inférieure à celle des portions de connexion (319). L'invention concerne également une carte à puce dont le module (400) comporte des plots de connexion s'étendant sur une zone couvrant une surface inférieure à celle des portions de connexion (319).

摘要翻译：

本发明涉及一种方法 卡制造与agrave; 芯片。 根据此PROC DE DE;，WE RéALISE - 在一方面，包括基片承载在另一一侧的触头（412），以及键合焊盘（416）的模块（400）， - 在另一方面，在载体上的天线。 天线的极端e将（E S）被连接＆eacute; ES＆agrave; 连接焊盘上范围的连接部（319）接收的下降垫é焊接廖内。 作出可靠的模块（400）和所述天线之间Dé电焊连接，连接焊盘（416）S'é趋向在覆盖的下表面é的区域;更高＆agrave; 连接部（319）。 本发明还涉及一种卡; 其芯片模块（400）包括连接焊盘S'é趋向在覆盖的下表面é的区域;更高＆agrave; 连接部（319）。

公开(公告)号：WO2017112350A1

公开(公告)日：2017-06-29

申请号：PCT/US2016/063799

申请日：2016-11-26

申请人： INTEL CORPORATION

发明人： MALATKAR, Pramod ,  AGRAHARAM, Sairam ,  LIFF, Shawna

IPC分类号： H01L21/02 ,  H01L23/13 ,  H01L29/06 ,  H05K13/00

CPC分类号： H01L23/564 ,  H01L21/02002 ,  H01L21/78 ,  H01L23/13 ,  H01L23/49838 ,  H01L23/562 ,  H01L24/80 ,  H01L29/0657 ,  H01L2924/10155 ,  H01L2924/15158 ,  H05K1/02 ,  H05K1/0271 ,  H05K2201/09027

摘要： Electronic device shape configuration technology is disclosed. In an example, an electronic device substrate is provided that can comprise a top surface, and a bottom surface opposing the top surface. The top surface and/or the bottom surface can have a non-rectangular shaped perimeter. An electronic device die is also provided that can comprise a top surface, and a bottom surface opposing the top surface. The top surface and/or the bottom surface can have a non-rectangular shaped perimeter. In addition, an electronic device package is provided that can comprise a substrate having a top surface configured to receive a die and a bottom surface opposing the top surface. The package can also include a die having a top surface and a bottom surface opposing the top surface. The die can be coupled to the top surface of the substrate. The top surface and/or the bottom surface of either the substrate, or the die, or both can have a non-rectangular shaped perimeter.

摘要翻译： 公开了电子设备形状配置技术。 在一个示例中，提供了一种电子设备基板，其可以包括顶面和与该顶面相对的底面。 顶表面和/或底表面可以具有非矩形形状的周边。 还提供了一种电子器件管芯，其可以包括顶表面和与顶表面相对的底表面。 顶表面和/或底表面可以具有非矩形形状的周边。 另外，提供了一种电子器件封装，其可以包括衬底，该衬底具有被配置为容纳裸片的顶部表面和与顶部表面相对的底部表面。 该包装还可以包括具有与顶表面相对的顶表面和底表面的模具。 管芯可以耦合到衬底的顶表面。 衬底或模具或两者的顶表面和/或底表面可以具有非矩形形状的周边。

公开(公告)号：WO2017092907A1

公开(公告)日：2017-06-08

申请号：PCT/EP2016/073162

申请日：2016-09-29

申请人： CONTINENTAL TEVES AG & CO. OHG

发明人： RAUKOPF, Svenja ,  BIEBRICHER, Lothar ,  HUBER, Dietmar ,  SCHILLINGER, Jakob

IPC分类号： H01R4/02 ,  B23K20/10 ,  H01R43/02 ,  H01L23/00

CPC分类号： H01R43/0207 ,  B23K20/004 ,  B23K20/10 ,  B23K2201/32 ,  B23K2201/38 ,  H01L24/80 ,  H01R4/029

摘要： Die Erfindung betrifft eine Leiterbahn, welche besonders zur Verwendung von Ultraschallschweißen ausgelegt ist. Die Erfindung betrifft des Weiteren ein zugehöriges Verfahren und eine zugehörige Verwendung.

摘要翻译： 本发明涉及一种特别为超声波焊接而设计的导体线路。 本发明还涉及相关方法和相关用途

公开(公告)号：WO2017072446A1

公开(公告)日：2017-05-04

申请号：PCT/FR2016/052784

申请日：2016-10-26

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： COUDURIER, Nicolas ,  FAVRE, Wilfried

IPC分类号： H01L31/0352 ,  H01L31/047 ,  H01L23/00 ,  H01L21/18 ,  H01L31/0475

CPC分类号： H01L31/047 ,  H01L21/185 ,  H01L24/80 ,  H01L31/0475 ,  H01L2224/83948 ,  Y02E10/50

摘要： Le procédé comprend les étapes suivantes: a)Fournir des briques (1) destinées à être assemblées pour former au moins un assemblage, les briques (1) comportant des surfaces d'assemblage, b)Former des couches d'isolation électrique (3) de sorte à recouvrir les surfaces d'assemblage des briques (1), c)Former une couche de conduction électrique (4) entre les couches d'isolation électrique (3) de sorte à assembler des briques (1) voisines selon un plan d'assemblage et à former au moins un assemblage (5),ladite couche de conduction électrique (4) présentant une résistivité électrique inférieure ou égale à 10 -4 ohm.cm. d)Soumettre l'au moins un assemblage (5) à un traitement thermique, et e)Découper l'au moins un assemblage (5) selon un plan perpendiculaire au plan d'assemblage, l'au moins un assemblage (5) découpé formant un pavage de briques (1) découpées. L'invention concerne également un substrat composite obtenu par ledit procédé.

摘要翻译：

程序d＆oacute; 包括以下步骤：a）提供砖块（1）供使用 并且被组装以形成至少一个组件，所述砖（1）具有接合表面，b）形成电绝缘层（3）以形成; 覆盖砖（1）的接合表面，c）在电绝缘层（3）的层之间形成导电层（4） 按照组装计划组装相邻的砖块（1） 形成至少一个组件（5），所述导电层（4）呈现电阻率; 电器劣等或等于＆agr; 10-4欧姆·厘米。 d）提交至少一个组件（5）; e）在垂直于所述组装平面的平面内切割所述至少一个组件（5），所述至少一个组件（5）被切断; 形成砖块（1）切断。 本发明还涉及通过所述方法获得的复合衬底。

公开(公告)号：WO2017021280A1

公开(公告)日：2017-02-09

申请号：PCT/EP2016/068066

申请日：2016-07-28

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： LANDIS, Stéphan

IPC分类号： H01L21/60 ,  H01L23/544

CPC分类号： H01L24/80 ,  H01L23/544 ,  H01L24/05 ,  H01L24/08 ,  H01L25/50 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/54473 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80141 ,  H01L2224/80895 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06593 ,  H01L2924/10158 ,  H01L2224/80001

摘要： La présente invention concerne un procédé d'assemblage d'un premier dispositif électronique comprenant un premier substrat (100) et d'un deuxième dispositif électronique comprenant un deuxième substrat (500), le procédé comprenant : une étape de formation d'au moins un motif (201, 202) sur une première face (101) du premier substrat (100), une étape de formation d'au moins un motif (601, 602) sur une première face (501) du deuxième substrat (500), une étape de positionnement relatif des premier et deuxième substrats (100, 500) comprenant une mise en correspondance du au moins un motif (201, 202) du premier substrat (100) et du au moins un motif (601, 602) du deuxième substrat (500), une étape de solidarisation du premier substrat (100) sur le deuxième substrat (500). Préalablement à l'étape de positionnement et à l'étape de solidarisation, on réalise au moins une tranchée (151, 152) dans l'épaisseur du premier substrat (100) configurée pour former une membrane (801, 802) entre la première face (101) du premier substrat (100) et une deuxième face (102) du premier substrat (100), opposée à la première face (101), le motif (201, 202) étant porté par la membrane.

摘要翻译： 本发明涉及一种组装第一电子器件的方法，该第一电子器件包括第一衬底（100）和包括第二衬底（500）的第二电子器件，所述方法包括：形成至少一个图案（201,202）的步骤， 在所述第一基板（100）的第一表面（101）上形成在所述第二基板（500）的第一表面（501）上形成至少一个图案（601,602）的步骤，将所述第一基板 （100）包括使所述第一基板（100）的所述至少一个图案（201,202）与所述第二基板（500）的所述至少一个图案（601,602）匹配的第二基板（500），以及 将第一基板（100）刚性地连接到第二基板（500）的步骤。 在定位步骤和刚性连接步骤之前，至少一个切口（151,152）制成在第一基底（100）的主体中，构造成在第一表面（101）和第二表面（101）之间形成隔膜（801,802） 的第一基板（100）和第一基板（100）的与第一表面（101）相对的第二表面（102），图案（201,202）由膜承载。

公开(公告)号：WO2016180917A1

公开(公告)日：2016-11-17

申请号：PCT/EP2016/060653

申请日：2016-05-12

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： TAUZIN, Aurélie ,  IMBERT, Bruno

IPC分类号： H01L21/762

CPC分类号： H01L21/7806 ,  H01L21/30612 ,  H01L21/3245 ,  H01L21/76254 ,  H01L24/80 ,  H01L31/0725 ,  H01L31/0735 ,  H01L2224/80004 ,  H01L2224/80011 ,  H01L2224/80055 ,  H01L2224/80075 ,  H01L2224/8009 ,  H01L2224/80894 ,  H01L2224/80948 ,  H01L2924/10329 ,  H01L2924/10335

摘要： Le procédé est réalisé entre un premier substrat (1) comprenant une première couche d'un premier matériau et un second substrat (2) comprenant une seconde couche (6) d'un second matériau, le premier matériau et le second matériau étant de natures différentes et choisis parmi des alliages d'éléments des colonnes III et V, le procédé comprenant les étapes de: a) Fournir le premier substrat (1) et le second substrat (2), b) Mettre en contact le premier substrat (1) et le second substrat (2) de sorte à former une interface de collage (7) entre la première couche et la seconde couche (6), c) Effectuer un premier traitement thermique à une première température prédéfinie, d) Amincir l'un des substrats (1,2), e) Déposer, à une température inférieure ou égale à la première température prédéfinie, une couche barrière (8), sur le substrat (1,2) aminci, et f) Effectuer un second traitement thermique à une seconde température prédéfinie, supérieure à la première température prédéfinie.

摘要翻译： 该过程在包括第一材料的第一层的第一衬底（1）和包括第二材料的第二层（6）的第二衬底（2）之间进行，第一材料和第二材料具有不同的性质 并选自列III和V的元素的合金，该方法包括以下步骤：a）提供第一基板（1）和第二基板（2）; b）使第一衬底（1）和第二衬底（2）接触以在第一层和第二层（6）之间形成结合界面（7）; c）在第一预定温度下进行第一热处理; d）使基板之一（1,2）变薄; e）在所述薄化衬底（1,2）上沉积低于或等于所述第一预定温度的温度下的阻挡层（8）; 以及f）在高于所述第一预定温度的第二预定温度下进行第二热处理。

公开(公告)号：WO2016162088A1

公开(公告)日：2016-10-13

申请号：PCT/EP2015/057859

申请日：2015-04-10

申请人： EV GROUP E. THALLNER GMBH

发明人： WAGENLEITNER, Thomas ,  PLACH, Thomas ,  SÜSS, Jürgen Michael ,  MALLINGER, Jürgen

IPC分类号： H01L21/67

CPC分类号： H01L21/67346 ,  H01L21/67092 ,  H01L21/67109 ,  H01L21/68 ,  H01L24/80

摘要： Es wird ein Substrathalter (1, 1', 1", 1'", 1 IV ), aufweisend eine Fixieroberfläche (4o) zur Halterung eines Substrats (11, 11') vorgeschlagen.

摘要翻译： 它是包括固定表面（40），用于保持衬底（11，11 '），已经提出的衬底支架（1,1”，1”，1" '，1IV）。

公开(公告)号：WO2015197526A1

公开(公告)日：2015-12-30

申请号：PCT/EP2015/063932

申请日：2015-06-22

申请人： COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES

发明人： BENAISSA, Lamine ,  GONDCHARTON, Paul ,  IMBERT, Bruno

IPC分类号： C23C14/00 ,  C23C14/02 ,  C23C14/06 ,  C23C14/58 ,  H01L21/18 ,  H01L21/20 ,  H01L21/768 ,  H01L23/00 ,  H01L21/60 ,  C23C14/08

CPC分类号： H01L24/83 ,  C22F1/18 ,  C23C14/0036 ,  C23C14/025 ,  C23C14/06 ,  C23C14/083 ,  C23C14/165 ,  C23C14/3414 ,  C23C14/5806 ,  H01L21/187 ,  H01L21/2855 ,  H01L21/76834 ,  H01L21/76898 ,  H01L23/53266 ,  H01L24/80 ,  H01L25/50 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/80896 ,  H01L2924/01074 ,  H01L2924/00014

摘要： Procédé de formation et de passivation d'une couche de tungstène, comprenant les étapes suivantes consistant à a) déposer (S1) par dépôt PVD une couche de tungstène sur un substrat; et b) déposer (S2) par dépôt PVD une couche d'oxyde de tungstène de passivation sur la couche de tungstène, par pulvérisation réactive sous un plasma contenant du dioxygène, la couche d'oxyde de tungstène telle que déposée étant amorphe et présentant une résistivité comprise entre 5.10 -2 et 5.10 -3 Ω.cm, le substrat étant maintenu sous atmosphère inerte entre l'étape a) et l'étape b).

摘要翻译： 用于形成和钝化钨层的方法，包括以下步骤：a）通过PVD沉积沉积（S1）在基底上的钨层; 和b）通过PVD沉积沉积（S2），通过在含有二氧的等离子体中的反应溅射在钨层上沉积氧化钨钝化层，沉积的氧化钨层是无定形的，电阻率介于5×10-2和 5×10 -3Ω.cm，将基板在步骤a）和步骤b）之间保持在惰性气氛中。

公开(公告)号：WO2015179863A1

公开(公告)日：2015-11-26

申请号：PCT/US2015/032437

申请日：2015-05-26

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

发明人： LEE, Dok, Won ,  FRENCH, William, D. ,  PAPOU, Andrei

IPC分类号： H01F27/28 ,  H01L21/02

CPC分类号： H01L28/10 ,  H01F17/0033 ,  H01F27/2804 ,  H01F2027/2809 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/5227 ,  H01L23/5329 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/17 ,  H01L24/33 ,  H01L24/80 ,  H01L25/105 ,  H01L2224/0345 ,  H01L2224/03622 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/131 ,  H01L2224/1705 ,  H01L2224/30505 ,  H01L2224/80031 ,  H01L2224/80862 ,  H01L2225/1011 ,  H01L2924/01029 ,  H01L2924/06 ,  H01L2924/364 ,  H01L2924/00014 ,  H01L2924/014

摘要： In described examples of an inductor (100) on a wafer level process, high conductive layers (107, 114), polymer layers (105, 109, 112, 116), and a magnetic core (111) allow high frequency operation, low RDSON values and high efficiency.

摘要翻译： 在晶片级工艺中的电感器（100）的所述实例中，高导电层（107,114），聚合物层（105,109,112,116）和磁芯（111）允许高频操作，低RDSON 价值观和高效率。

公开(公告)号：WO2015050000A1

公开(公告)日：2015-04-09

申请号：PCT/JP2014/074780

申请日：2014-09-19

申请人： ソニー株式会社

发明人： 香川　恵永 ,  藤井　宣年 ,  深沢　正永 ,  金口　時久 ,  萩本　賢哉 ,  青柳　健一 ,  三橋　生枝

IPC分类号： H01L27/00 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L27/14

CPC分类号： H01L27/14636 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L25/065 ,  H01L27/14632 ,  H01L27/14634 ,  H01L27/1464 ,  H01L27/14687 ,  H01L27/1469 ,  H01L2224/04042 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2224/03

摘要： 　本技術はより簡単にクラック耐性を向上させることができるようにする半導体装置および固体撮像素子に関する。 半導体装置は、Si基板およびそのSi基板上に積層された配線層からなる上側基板と、Si基板およびそのSi基板上に積層された配線層からなり、上側基板と貼り合わされた下側基板とを有している。また、上側基板にはワイヤーボンディング用またはプロービング用のパッドが形成されており、そのパッドから下側基板のSi基板までの間の各配線層には、ワイヤーボンディング用またはプロービング用のパッドの角や辺部分を保護するためのパッドが放射線状に積層されて設けられている。本技術は、固体撮像素子に適用することができる。

摘要翻译： 本技术涉及一种可以更简单地提高抗裂性的半导体器件和固态成像元件。 半导体器件具有：包括Si衬底和层叠在Si衬底上的布线层的上侧衬底; 以及下侧基板，其包括Si基板和层叠在所述Si基板上的布线层，所述下侧基板固定在所述上侧基板。 此外，在上侧基板上形成引线接合用或探针用焊盘，并且设置用于保护引线接合用或探测用焊盘的角部和侧部的焊盘，以便径向堆叠 在衬底和下侧衬底的Si衬底之间的每个布线层上。 本技术可以应用于固态成像元件。