公开(公告)号：WO2017200637A1

公开(公告)日：2017-11-23

申请号：PCT/US2017/024269

申请日：2017-03-27

Applicant: MASSACHUSETTS INSTITUTE OF TECHNOLOGY

Inventor： WARNER, Keith ,  D'ONOFRIO, Richard, P. ,  YOST, Donna-Ruth, W.

IPC: H01L21/027 ,  H01L21/68 ,  H01L21/683 ,  H01L21/98 ,  H01L25/00

CPC classification number: H01L22/20 ,  H01L21/6835 ,  H01L21/76898 ,  H01L21/8221 ,  H01L22/12 ,  H01L23/544 ,  H01L24/75 ,  H01L24/80 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L27/0688 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/75753 ,  H01L2224/80006 ,  H01L2224/8013 ,  H01L2224/80896 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/8313 ,  H01L2224/9222 ,  H01L2224/80001 ,  H01L2224/82

Abstract: A system and method for aligning at least two semiconductor structures for coupling includes an alignment device having a first semiconductor mounting portion movably coupled to a first portion of a mounting structure and a second semiconductor mounting portion movably coupled to a second portion of the mounting structure. The alignment device further includes one or more imaging devices disposed above at least one of the first and second mounting portions of the alignment device, the imaging devices configured to capture and/or or detect alignment marks in at least one of the semiconductor structures to be coupled. The alignment method includes bringing the semiconductor structures into intermittent contact prior to bonding the semiconductor structures to each other.

Abstract translation: 用于对准至少两个半导体结构以进行耦合的系统和方法包括对准装置，该对准装置具有可移动地耦合到安装结构的第一部分的第一半导体安装部分和可移动地耦合到第一半导体安装部分的第二半导体安装部分， 安装结构的第二部分。 对准装置还包括设置在对准装置的第一安装部分和第二安装部分中的至少一个上方的一个或多个成像装置，成像装置配置成捕获和/或检测至少一个半导体结构中的对准标记为 再加。 对准方法包括在将半导体结构彼此结合之前使半导体结构间歇接触。

公开(公告)号：WO2011049710A2

公开(公告)日：2011-04-28

申请号：PCT/US2010/050273

申请日：2010-09-24

Applicant: RAMBUS INC. ,  WARE, Frederick, A.

Inventor： WARE, Frederick, A.

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/055 ,  H01L23/045

CPC classification number: G11C11/4093 ,  G11C5/04 ,  G11C11/4096 ,  G11C17/16 ,  G11C17/18 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/05568 ,  H01L2224/08148 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80897 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05552

Abstract: A stacked semiconductor device is disclosed that includes a plurality of semiconductor dies. Each die has oppositely disposed first and second surfaces, with pads formed on each of the surfaces. A plurality of through- vias connect respective pads on the first surface to respective pads on the second surface. The through- vias include a first group of through- vias coupled to respective I/O circuitry on the semiconductor die and a second group of through- vias not coupled to I/O circuitry on the semiconductor die. The plurality of semiconductor dies are stacked such that the first group of through- vias in a first one of the plurality of semiconductor dies are aligned with respective ones of at least a portion of the second group of through- vias in a second one of the plurality of semiconductor dies.

Abstract translation: 公开了一种堆叠半导体器件，其包括多个半导体管芯。 每个模具具有相对设置的第一和第二表面，在每个表面上形成焊盘。 多个贯通孔将第一表面上的相应焊盘连接到第二表面上的相应焊盘。 通孔包括耦合到半导体管芯上的相应I / O电路的第一组通孔和不耦合到半导体管芯上的I / O电路的第二组通孔。 堆叠多个半导体裸片，使得多个半导体裸片中的第一个中的第一组通孔与第二组通孔中的第二组中的相应的至少一部分通孔对准 多个半导体管芯。

公开(公告)号：WO2017021280A1

公开(公告)日：2017-02-09

申请号：PCT/EP2016/068066

申请日：2016-07-28

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

Inventor： LANDIS, Stéphan

IPC: H01L21/60 ,  H01L23/544

CPC classification number: H01L24/80 ,  H01L23/544 ,  H01L24/05 ,  H01L24/08 ,  H01L25/50 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/54473 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80141 ,  H01L2224/80895 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06593 ,  H01L2924/10158 ,  H01L2224/80001

Abstract: La présente invention concerne un procédé d'assemblage d'un premier dispositif électronique comprenant un premier substrat (100) et d'un deuxième dispositif électronique comprenant un deuxième substrat (500), le procédé comprenant : une étape de formation d'au moins un motif (201, 202) sur une première face (101) du premier substrat (100), une étape de formation d'au moins un motif (601, 602) sur une première face (501) du deuxième substrat (500), une étape de positionnement relatif des premier et deuxième substrats (100, 500) comprenant une mise en correspondance du au moins un motif (201, 202) du premier substrat (100) et du au moins un motif (601, 602) du deuxième substrat (500), une étape de solidarisation du premier substrat (100) sur le deuxième substrat (500). Préalablement à l'étape de positionnement et à l'étape de solidarisation, on réalise au moins une tranchée (151, 152) dans l'épaisseur du premier substrat (100) configurée pour former une membrane (801, 802) entre la première face (101) du premier substrat (100) et une deuxième face (102) du premier substrat (100), opposée à la première face (101), le motif (201, 202) étant porté par la membrane.

Abstract translation: 本发明涉及一种组装第一电子器件的方法，该第一电子器件包括第一衬底（100）和包括第二衬底（500）的第二电子器件，所述方法包括：形成至少一个图案（201,202）的步骤， 在所述第一基板（100）的第一表面（101）上形成在所述第二基板（500）的第一表面（501）上形成至少一个图案（601,602）的步骤，将所述第一基板 （100）包括使所述第一基板（100）的所述至少一个图案（201,202）与所述第二基板（500）的所述至少一个图案（601,602）匹配的第二基板（500），以及 将第一基板（100）刚性地连接到第二基板（500）的步骤。 在定位步骤和刚性连接步骤之前，至少一个切口（151,152）制成在第一基底（100）的主体中，构造成在第一表面（101）和第二表面（101）之间形成隔膜（801,802） 的第一基板（100）和第一基板（100）的与第一表面（101）相对的第二表面（102），图案（201,202）由膜承载。

公开(公告)号：WO2011049710A3

公开(公告)日：2011-09-29

申请号：PCT/US2010050273

申请日：2010-09-24

Applicant: RAMBUS INC ,  WARE FREDERICK A

Inventor： WARE FREDERICK A

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/045 ,  H01L23/055

CPC classification number: G11C11/4093 ,  G11C5/04 ,  G11C11/4096 ,  G11C17/16 ,  G11C17/18 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/05568 ,  H01L2224/08148 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80897 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05552

Abstract: A stacked semiconductor device is disclosed that includes a plurality of semiconductor dies. Each die has oppositely disposed first and second surfaces, with pads formed on each of the surfaces. A plurality of through- vias connect respective pads on the first surface to respective pads on the second surface. The through- vias include a first group of through- vias coupled to respective I/O circuitry on the semiconductor die and a second group of through- vias not coupled to I/O circuitry on the semiconductor die. The plurality of semiconductor dies are stacked such that the first group of through- vias in a first one of the plurality of semiconductor dies are aligned with respective ones of at least a portion of the second group of through- vias in a second one of the plurality of semiconductor dies.

Abstract translation: 公开了一种包括多个半导体管芯的叠层半导体器件。 每个模具具有相对设置的第一和第二表面，在每个表面上形成有垫。 多个通孔将第一表面上的相应焊盘连接到第二表面上的相应焊盘。 通孔包括耦合到半导体管芯上的相应I / O电路的第一组通孔和不耦合到半导体管芯上的I / O电路的第二组通孔。 多个半导体管芯被堆叠，使得多个半导体管芯中的第一个半导体管芯中的第一组通孔与第二组通孔的至少一部分中的相应的通孔对准 多个半导体管芯。

公开(公告)号：WO2017133108A1

公开(公告)日：2017-08-10

申请号：PCT/CN2016/081275

申请日：2016-05-06

Applicant: 京东方科技集团股份有限公司

Inventor： 陈立强 ,  周慧吉

IPC: G02F1/1345 ,  G09G3/20

CPC classification number: H01L24/09 ,  G02F1/1345 ,  G09G3/20 ,  H01L23/544 ,  H01L24/06 ,  H01L24/08 ,  H01L25/18 ,  H01L25/50 ,  H01L27/1218 ,  H01L27/124 ,  H01L2223/54426 ,  H01L2224/06132 ,  H01L2224/08052 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/0903 ,  H01L2224/09132 ,  H01L2224/8013

Abstract: 一种显示装置及其绑定方法，显示装置包括：柔性显示面板（10）；绑定于柔性显示面板（10）的绑定区之上的覆晶薄膜（20）。覆晶薄膜（20）具有至少两排输出垫（21），柔性显示面板（10）具有至少两排输入垫（11），各输出垫（21）的虚拟延长线（22）相交于与第一方向垂直的第一基准线（30'）上的同一交汇点（P1），在同一排输出垫（21）内与第一基准线（30'）距离越远的输出垫（21）的虚拟延长线与第一基准线（30'）的夹角越大。各输入垫（11）的虚拟延长线（12）相交于与第一方向垂直的第二基准线（30''）上的同一交汇点（P2），在同一排输入垫（11）内与第二基准线（30''）距离越远的输入垫（11）的虚拟延长线（12）与第二基准线（30''）的夹角越大。输出垫（21）和输入垫（11）电连接，它们的虚拟延长线（22,12）与公共基准线（30）的夹角相同，其中公共基准线（30）通过第一基准线（30'）与第二基准线（30''）重合构成。

公开(公告)号：WO2016096025A1

公开(公告)日：2016-06-23

申请号：PCT/EP2014/078585

申请日：2014-12-18

Applicant: EV GROUP E. THALLNER GMBH

Inventor： FEHKÜHRER, Andreas

IPC: H01L21/98 ,  H01L21/18 ,  H01L21/683 ,  H01L21/687 ,  H01L21/68 ,  B32B37/10 ,  H01L25/065

CPC classification number: H01L24/80 ,  B32B37/0046 ,  B32B38/1841 ,  B32B38/1858 ,  B32B2309/105 ,  B32B2457/14 ,  H01L21/187 ,  H01L21/304 ,  H01L21/67092 ,  H01L21/6831 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/544 ,  H01L24/08 ,  H01L24/74 ,  H01L24/75 ,  H01L24/94 ,  H01L24/95 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68363 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2224/0224 ,  H01L2224/0381 ,  H01L2224/0382 ,  H01L2224/03831 ,  H01L2224/0384 ,  H01L2224/08121 ,  H01L2224/08145 ,  H01L2224/74 ,  H01L2224/75251 ,  H01L2224/75272 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75704 ,  H01L2224/75705 ,  H01L2224/75724 ,  H01L2224/75725 ,  H01L2224/75734 ,  H01L2224/75735 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/7598 ,  H01L2224/80 ,  H01L2224/80003 ,  H01L2224/80006 ,  H01L2224/8001 ,  H01L2224/80011 ,  H01L2224/8002 ,  H01L2224/80047 ,  H01L2224/80051 ,  H01L2224/80093 ,  H01L2224/80099 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/80209 ,  H01L2224/80213 ,  H01L2224/80801 ,  H01L2224/80894 ,  H01L2224/80907 ,  H01L2224/92 ,  H01L2224/94 ,  H01L2224/95 ,  H01L2224/97 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2221/68304

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zum Bonden eines ersten Substrats (4) mit einem zweiten Substrat (4'), wobei das erste Substrat (4) und/oder das zweite Substrat (4') vor dem Bonden gedünnt ist/wird. Die Substrate (4, 4') können Wafer, Halbleitersubstrate, metallische Substrate, mineralische Substrate, insbesondere Saphirsubstrate, Glassubstrate oder Polymersubstrate sein. Das erste Substrat (4) und/oder das zweite Substrat (4') werden zum Dünnen und/oder Bonden auf einem auf einer Trägeroberfläche (3o, 3o') eines, insbesondere einen ringförmigen Rahmen (2) aufweisenden, Trägers (3, 3') fixiert. Das erste Substrat (4) und das zweite Substrat (4') werden vor dem Bonden an Hand von korrespondierenden Ausrichtungsmarkierungen der Substrate (4, 4') zueinander ausgerichtet und anschließend, insbesondere magnetisch, vorfixiert. Substratfixierungen weisen jeweils eine Substratfixierfläche (9) zur Fixierung jeweils eines Substrats (4, 4') und jeweils eine die Substratfixierfläche (9) umgebende Trägerfixierfläche (8) oder Trägerfixierbereich zur gegenseitigen Fixierung der Substratfixierungen auf, wobei insbesondere die Trägerfixierfläche (8) oder der Trägerfixierbereich magnetisiert oder magnetisierbar ist, oder alternativ die Substratfixierungen mittels eines Klebers, über Klemmen, über ein Stecksystem oder elektrostatisch miteinander fixierbar sind.

Abstract translation: 本发明涉及一种方法，用于与第二衬底（4“），其中，所述第一基板（4）和/或所述第二衬底（4”）在接合之前薄化接合第一基底（4）/是。 基板（4，4“）的晶片，半导体衬底，金属基材，矿物基底，特别是蓝宝石基板，玻璃基板或聚合物基板可以是。 在第一基板（4）和/或第二基底（4“）是在支撑表面上的研磨和/或键合（10-30，10-30的”）的，特别是环形框架（2），其具有，载流子（3,3 “）固定。 在第一基板（4）和第二衬底（4“）（相当于基板4的对准标记的，4）在粘接之前手”彼此，然后，特别是磁性，预置对准。 基板注视各自具有Substratfixierfläche（9），用于在每种情况下固定在一个基板（4,4“），每一个所述Substratfixierfläche（9）周围Trägerfixierfläche（8）或Trägerfixierbereich用于基板注视相互固定，其中特别地Trägerfixierfläche（8）或 Trägerfixierbereich磁化或可磁化，或者可替换地，衬底注视通过粘合剂的方式固定在一起，通过端子，连接器系统或静电。

公开(公告)号：WO2016060274A1

公开(公告)日：2016-04-21

申请号：PCT/JP2015/079446

申请日：2015-10-19

Applicant: ボンドテック株式会社

Inventor： 山内　朗

IPC: H01L21/02 ,  B23K20/00 ,  B23K20/16 ,  B23K20/24 ,  H01L21/68 ,  H01L21/683

CPC classification number: H01L24/83 ,  B23K20/023 ,  B23K20/233 ,  B23K20/24 ,  B23K37/0408 ,  B23K37/047 ,  B23K2201/40 ,  B23K2203/50 ,  H01L21/187 ,  H01L21/67092 ,  H01L21/67259 ,  H01L21/68 ,  H01L21/6831 ,  H01L21/6838 ,  H01L21/68735 ,  H01L23/544 ,  H01L24/75 ,  H01L24/80 ,  H01L24/94 ,  H01L2223/54426 ,  H01L2224/08145 ,  H01L2224/08146 ,  H01L2224/7501 ,  H01L2224/75102 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75272 ,  H01L2224/75303 ,  H01L2224/75305 ,  H01L2224/757 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75704 ,  H01L2224/75705 ,  H01L2224/75724 ,  H01L2224/75725 ,  H01L2224/75744 ,  H01L2224/75745 ,  H01L2224/75753 ,  H01L2224/759 ,  H01L2224/75901 ,  H01L2224/7592 ,  H01L2224/75981 ,  H01L2224/80012 ,  H01L2224/80013 ,  H01L2224/8003 ,  H01L2224/80047 ,  H01L2224/8009 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80203 ,  H01L2224/80213 ,  H01L2224/80893 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80907 ,  H01L2224/80908 ,  H01L2224/80986 ,  H01L2224/83009 ,  H01L2224/8309 ,  H01L2224/83896 ,  H01L2224/83908 ,  H01L2224/94 ,  H01L2924/00012 ,  H01L2224/80 ,  H01L2924/00014 ,  H01L2224/8001 ,  H01L2224/80009 ,  H01L2224/80121

Abstract: 【課題】基板どうしを接合する際に、基板どうしの間でのボイドの発生を防ぐとともに、ひずみを抑制して、高い位置精度で接合する。 【解決手段】第一の基板と第二の基板とを接合する方法であって、前記第一の基板及び前記第二の基板のそれぞれの接合面の表面に水又はＯＨ含有物質を付着させる親水化処理を行う工程と、前記第一の基板と前記第二の基板とを、前記接合面どうしを対向させて配置するとともに、前記第一の基板を、前記接合面の外周部に対して中央部が前記第二の基板側に突出するように撓ませる工程と、前記第一の基板の前記接合面と前記第二の基板の前記接合面とを、前記中央部どうしで突き合わせる工程と、前記中央部どうしが非接合状態を維持する圧力で突き合わせた状態で、前記第一の基板の外周部と前記第二の基板の外周部との距離を縮め、前記第一の基板の前記接合面と前記第二の基板の前記接合面とを全面で突き合わせる突き合わせ工程と、を備える基板どうしの接合方法。

Abstract translation: 为了将基板粘合在一起，防止在基板之间形成空隙，使应变最小化，并且以高位置精度进行接合。 [解决方案]一种将第一基板和第二基板结合在一起的方法，其中所述方法具有：进行亲水处理的步骤，其中使水或含OH物质粘附到各个键合物的表面 第一基板和第二基板的表面; 用于将所述第一基板和所述第二基板布置成使得所述接合表面彼此面对并且使所述第一基板偏转以使得所述中心部分相对于所述接合表面的外周部分朝向所述第二基板侧突出的步骤; 使第一基板的接合面和第二基板的接合面在中心部彼此抵接的步骤; 并且一旦使中心部分在非粘合状态的压力下彼此抵接，则使得第一基板的外周部分与第二基板的外周部分之间的距离减小的邻接步骤 并且使得第一基板的接合表面和第二基板的接合表面在整个表面上彼此邻接。

公开(公告)号：WO2013161891A1

公开(公告)日：2013-10-31

申请号：PCT/JP2013/062100

申请日：2013-04-24

Applicant: 須賀 唯知 ,  ボンドテック株式会社

Inventor： 須賀　唯知 ,  山内　朗

IPC: H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H05K3/32

CPC classification number: H01L25/0652 ,  B23K31/02 ,  B23K37/00 ,  B23K37/0408 ,  B23K2201/40 ,  H01L21/6836 ,  H01L22/10 ,  H01L23/10 ,  H01L23/562 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/74 ,  H01L24/742 ,  H01L24/743 ,  H01L24/75 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/95 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/0384 ,  H01L2224/03845 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/06134 ,  H01L2224/0615 ,  H01L2224/06177 ,  H01L2224/08145 ,  H01L2224/08225 ,  H01L2224/09181 ,  H01L2224/1184 ,  H01L2224/11845 ,  H01L2224/13009 ,  H01L2224/13016 ,  H01L2224/13017 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14134 ,  H01L2224/1415 ,  H01L2224/14177 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/27009 ,  H01L2224/2755 ,  H01L2224/27823 ,  H01L2224/2784 ,  H01L2224/27845 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/73103 ,  H01L2224/74 ,  H01L2224/7501 ,  H01L2224/75101 ,  H01L2224/75102 ,  H01L2224/7525 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75283 ,  H01L2224/753 ,  H01L2224/75301 ,  H01L2224/7531 ,  H01L2224/75501 ,  H01L2224/75502 ,  H01L2224/7565 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75753 ,  H01L2224/75802 ,  H01L2224/75804 ,  H01L2224/75824 ,  H01L2224/75842 ,  H01L2224/7598 ,  H01L2224/80003 ,  H01L2224/8001 ,  H01L2224/80013 ,  H01L2224/80065 ,  H01L2224/8013 ,  H01L2224/80132 ,  H01L2224/80143 ,  H01L2224/80201 ,  H01L2224/80203 ,  H01L2224/8022 ,  H01L2224/8023 ,  H01L2224/80447 ,  H01L2224/8083 ,  H01L2224/80907 ,  H01L2224/81002 ,  H01L2224/8101 ,  H01L2224/81013 ,  H01L2224/81065 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81143 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/8122 ,  H01L2224/8123 ,  H01L2224/81447 ,  H01L2224/81801 ,  H01L2224/81805 ,  H01L2224/8183 ,  H01L2224/81907 ,  H01L2224/83002 ,  H01L2224/8301 ,  H01L2224/83013 ,  H01L2224/83048 ,  H01L2224/83051 ,  H01L2224/83065 ,  H01L2224/83091 ,  H01L2224/8313 ,  H01L2224/83132 ,  H01L2224/83136 ,  H01L2224/83143 ,  H01L2224/83193 ,  H01L2224/83201 ,  H01L2224/83203 ,  H01L2224/8322 ,  H01L2224/8323 ,  H01L2224/83234 ,  H01L2224/83355 ,  H01L2224/83447 ,  H01L2224/83801 ,  H01L2224/8383 ,  H01L2224/83894 ,  H01L2224/83907 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01322 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01047 ,  H01L2224/80 ,  H01L2224/83 ,  H01L2924/00

Abstract: 【課題】接合界面に樹脂などの望ましくない残存物を残さないようにして、チップとウエハとの間又は積層された複数のチップ間の電気的接続を確立し機械的強度を上げる、ウエハ上にチップを効率よく接合する技術を提供すること。 【解決手段】金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法が、チップ側接合面の金属領域を、表面活性化処理し、かつ親水化処理するステップ（Ｓ１）と、基板の接合部を表面活性化処理し、かつ親水化処理するステップ（Ｓ２）と、表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップ（Ｓ３）と、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップ（Ｓ４）とを備える。

Abstract translation: [问题]提供一种用于将晶片高效地接合到晶片而不在接合界面上留下不需要的残留物（例如树脂）的技术，建立芯片和晶片之间或多个分层芯片之间的电连接并增加机械强度。 [解决方案]本发明的用于将包含金属区域的芯片侧接合表面的多个芯片接合到包括多个接合部分的基板的本发明的方法具有以下步骤：（S1）其中芯片的金属区域 接合表面进行表面活化处理和亲水化处理; 步骤（S2），其中对所述基板的接合部进行表面活化处理和亲水化处理; 已经进行表面活化处理和亲水化处理的多个芯片中的每一个被附着到已进行了表面活化处理和亲水化处理的基板上的相应接合部分的步骤（S3） 处理，使得芯片的金属区域与基板的接合部分接触; 以及步骤（S4），其中包括基板和附接到基板的多个芯片的结构被加热。