公开(公告)号：CN100521125C

公开(公告)日：2009-07-29

申请号：CN200710182321.8

申请日：2004-09-30

Applicant: 富士通微电子株式会社

Inventor： 爱场喜孝 ,  野本隆司

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L23/3114 ,  H01L23/49827 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05017 ,  H01L2224/05558 ,  H01L2224/1147 ,  H01L2224/13082 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01009 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/181 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00

Abstract: 本发明提供一种制造半导体器件的方法。该方法包括如下步骤：在半导体衬底上形成布线层；在该布线层上形成具有一开口的抗蚀层，该开口用于在该布线层上形成一柱状电极，并且利用该抗蚀层在该开口中形成一导电金属作为该柱状电极，使得该导电金属的厚度超过该抗蚀层的厚度；在除去该抗蚀层之后，在该半导体衬底上形成封装树脂；进行使所形成的封装树脂的厚度变小的处理。本发明可以防止在形成外部连接端子时和在安装半导体器件时相邻外部连接端子的短路(桥接)；此外，通过使外部连接端子和封装树脂彼此分离，可以使封装树脂变薄，并且可以减小半导体器件中存在的弯曲量。

公开(公告)号：CN100477192C

公开(公告)日：2009-04-08

申请号：CN200610094071.8

申请日：2006-06-22

Applicant: 富士通微电子株式会社

Inventor： 爱场喜孝

IPC: H01L23/485 ,  H01L23/50 ,  H01L23/522 ,  H01L21/28 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L23/3114 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05556 ,  H01L2224/13099 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15787 ,  H01L2924/00

Abstract: 本发明提供一种具有高性能和高可靠性的半导体器件及其有效制造方法，该半导体器件中抑制了在焊盘部分处由于树脂膜脱落而引起的互连层脱落，从而避免了电击穿。该半导体器件包括半导体衬底(例如，硅晶片(10))；绝缘膜(12)，形成在半导体衬底(10)上；导电层(20)，形成在绝缘膜(12)上，导电层(20)由互连部分(22)和将互连部分(22)连接到外部端子(40)的焊盘部分(24)形成；以及树脂膜(30)，覆盖导电层(20)；其中，树脂膜(30)通过贯穿导电层(20)形成的通孔而在焊盘部分24的至少一部分处与绝缘膜(12)接触。

公开(公告)号：CN100524706C

公开(公告)日：2009-08-05

申请号：CN200710161946.6

申请日：2003-05-30

Applicant: 富士通微电子株式会社

Inventor： 藤沢哲也 ,  松木浩久 ,  井川治 ,  爱场喜孝 ,  生云雅光 ,  佐藤光孝

IPC: H01L23/28 ,  H01L23/29 ,  H01L23/31 ,  H01L21/56

CPC classification number: H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/24137 ,  H01L2224/24145 ,  H01L2224/24155 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/24227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/92224 ,  H01L2924/01006 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本申请公开了一种半导体器件的制造方法。在该半导体器件中，当半导体芯片并列地排列时，多个半导体芯片的每一个的电路形成面可以容易地置于齐平的平面上，由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围，树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成面。

公开(公告)号：CN100461403C

公开(公告)日：2009-02-11

申请号：CN200510076387.X

申请日：2005-06-10

Applicant: 富士通微电子株式会社

Inventor： 爱场喜孝 ,  藤泽哲也 ,  米田义之

IPC: H01L25/065 ,  H01L25/07

CPC classification number: H01L23/5226 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5384 ,  H01L23/552 ,  H01L23/66 ,  H01L24/48 ,  H01L24/73 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/05548 ,  H01L2224/05568 ,  H01L2224/05647 ,  H01L2224/13021 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01019 ,  H01L2924/15174 ,  H01L2924/15184 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05099 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明公开一种半导体器件，包括：支撑衬底；第一半导体元件，安装在该支撑衬底的一侧上；第二半导体元件，包括安装在该支撑衬底的所述一侧上的高频电极；通孔，设置在与该高频电极相关联的该支撑衬底上；以及外部连接电极，设置在与该通孔相关联的该支撑衬底的另一侧上。