-
公开(公告)号:JP2018198333A
公开(公告)日:2018-12-13
申请号:JP2018166145
申请日:2018-09-05
CPC分类号: H01L21/568 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/19 , H01L2224/20 , H01L2224/24227 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/19105 , H01L2924/3025 , H01L2924/3511 , H01L2924/37001 , H01L2924/00012 , H01L2924/00
摘要: 【課題】本発明は、電子部品パッケージ及びその製造方法に関する。 【解決手段】本発明は、貫通孔を有するフレームと、上記フレームの貫通孔に配置された電子部品と、上記フレーム及び上記電子部品の一側に配置された再配線部と、を含み、上記フレームの内部には、上記再配線部を介して上記電子部品と電気的に連結された一つ以上の第1配線層が配置されている、電子部品パッケージ及びその製造方法に関する。 【選択図】図3
-
公开(公告)号:JP6321095B2
公开(公告)日:2018-05-09
申请号:JP2016151228
申请日:2016-08-01
申请人: テッセラ,インコーポレイテッド
发明人: オガネシアン,ヴァーゲ , ハーバ,ベルガセム , ミッチェル,クレイグ , モハメッド,イリヤス , サヴァリア,ピーユーシュ
CPC分类号: H01L21/76819 , H01L21/76877 , H01L23/13 , H01L23/3128 , H01L23/49827 , H01L23/4985 , H01L23/5389 , H01L24/18 , H01L24/19 , H01L24/24 , H01L24/25 , H01L24/82 , H01L24/97 , H01L25/105 , H01L25/117 , H01L25/16 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/16235 , H01L2224/24227 , H01L2224/24247 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267 , H01L2224/82 , H01L2224/92244 , H01L2224/97 , H01L2225/1023 , H01L2225/1029 , H01L2225/1035 , H01L2225/1041 , H01L2225/1052 , H01L2225/1058 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01061 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/07811 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15153 , H01L2924/15156 , H01L2924/15165 , H01L2924/15192 , H01L2924/15311 , H01L2924/15313 , H01L2924/15331 , H01L2924/157 , H01L2924/15788 , H01L2924/18161 , Y10T29/49002 , H01L2224/81 , H01L2924/00 , H01L2224/83
-
公开(公告)号:JP2017126688A
公开(公告)日:2017-07-20
申请号:JP2016005971
申请日:2016-01-15
申请人: 株式会社ジェイデバイス
IPC分类号: H01L23/12
CPC分类号: H01L23/49827 , H01L21/4853 , H01L21/486 , H01L23/49816 , H01L23/49838 , H01L24/19 , H01L24/20 , H01L24/27 , H01L24/30 , H01L2224/04105 , H01L2224/12105 , H01L2224/24195 , H01L2224/29195 , H01L2224/32225 , H01L2224/83005 , H01L2224/83192 , H01L2224/92144 , H01L2224/96 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L25/105 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/3511
摘要: 【課題】従来よりもビアを形成するための部材を低減させてビアを形成することができる。 【解決手段】支持板の上に絶縁材層を形成し、前記絶縁材層にビアを形成し、前記ビアの上に半導体素子の電極が位置するように前記絶縁材層の上に前記半導体素子を配置し、前記支持板を除去し、前記ビアが開放される側から、前記絶縁材層、前記ビア、及び、前記半導体素子にシード層を形成し、前記ビアに金属層を形成することを特徴とする半導体パッケージの製造方法。 【選択図】図4
-
公开(公告)号:JP2017076790A
公开(公告)日:2017-04-20
申请号:JP2016200166
申请日:2016-10-11
发明人: リー、ドー ホワン , オー、キュン セオブ , キム、ジョン リプ , キム、ヒュン ジョオン
CPC分类号: H01L23/5389 , H01L21/4857 , H01L21/56 , H01L21/6835 , H01L23/295 , H01L23/3128 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L24/19 , H01L24/20 , H01L21/568 , H01L2221/68345 , H01L2221/68359 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/24195 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/18162 , H01L2924/19041 , H01L2924/19105 , H01L2924/19106 , H01L2924/3025
摘要: 【課題】本発明は、ファンアウト半導体パッケージ及びその製造方法に関する。 【解決手段】本発明は、貫通孔を有する第1連結部材と、上記第1連結部材の貫通孔に配置され、接続パッドが配置された活性面、及び上記活性面の反対側に配置された非活性面を有する半導体チップと、上記第1連結部材及び上記半導体チップの非活性面の少なくとも一部を封止する封止材と、上記第1連結部材及び上記半導体チップの活性面上に配置され、上記接続パッドと電気的に連結された再配線層を含む第2連結部材と、を含み、上記第1連結部材の第1絶縁層には上記第2連結部材と接した状態で第1再配線層が上記第1絶縁層に埋め込まれ、それとは反対側の側面上に第2再配線層が配置され、上記第1及び第2再配線層は上記接続パッドと電気的に連結されるファンアウト半導体パッケージ及びその製造方法に関する。 【選択図】図9
-
公开(公告)号:JP6061937B2
公开(公告)日:2017-01-18
申请号:JP2014537171
申请日:2012-10-17
申请人: インヴェンサス・コーポレイション
发明人: キャスキー,テレンス , モハメッド,イリヤス
IPC分类号: H01L25/07 , H01L25/18 , H01L25/065
CPC分类号: H01L25/50 , H01L23/13 , H01L23/3185 , H01L23/5389 , H01L24/06 , H01L24/43 , H01L24/73 , H01L25/0657 , H01L25/105 , H01L25/117 , H01L2224/0401 , H01L2224/04042 , H01L2224/04105 , H01L2224/05548 , H01L2224/05554 , H01L2224/05571 , H01L2224/05624 , H01L2224/05647 , H01L2224/06155 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/1329 , H01L2224/133 , H01L2224/14131 , H01L2224/27334 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/45147 , H01L2224/48145 , H01L2224/4824 , H01L2224/73215 , H01L2224/73265 , H01L2224/83192 , H01L2224/92147 , H01L2225/0651 , H01L2225/06548 , H01L2225/06562 , H01L2225/1035 , H01L2225/1052 , H01L2225/1076 , H01L23/3107 , H01L23/49816 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/45 , H01L2924/00014 , H01L2924/12042 , H01L2924/15311
-
公开(公告)号:JP2016540389A
公开(公告)日:2016-12-22
申请号:JP2016550450
申请日:2013-12-09
申请人: インテル コーポレイション , インテル コーポレイション
发明人: ヴォルター,アンドレアス , マルタムトゥ,サラヴァナ , クヌーセン,ミカエル , マイヤー,トルステン , ザイデマン,ゲオルク , エレーロ,パブロ , ヤルヴィネン,パウリ
IPC分类号: H01L25/00 , H01L23/00 , H01L25/065 , H01L25/07 , H01L25/10 , H01L25/11 , H01L25/18 , H01Q1/38 , H01Q23/00
CPC分类号: H01L23/66 , H01L21/4846 , H01L23/295 , H01L23/3128 , H01L23/481 , H01L23/49833 , H01L23/49838 , H01L23/552 , H01L24/16 , H01L24/17 , H01L24/19 , H01L24/20 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L25/0657 , H01L25/105 , H01L2223/6616 , H01L2223/6677 , H01L2224/12105 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2224/2919 , H01L2224/32225 , H01L2224/73253 , H01L2224/73267 , H01L2225/06517 , H01L2225/06548 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/1421 , H01L2924/15311 , H01L2924/181 , H01L2924/3025 , H01Q1/38 , H01Q1/50 , H01Q1/526 , H01L2924/00
摘要: パッケージングされたダイに関して使用され得るセラミック上のアンテナを開示する。1つの例において、パッケージは、ダイと、前記ダイの上のセラミック基板と、前記セラミック基板に取り付けられたアンテナと、前記アンテナを前記ダイに電気的に接続する導電リードとを有する。
摘要翻译: 它公开在可以相对于封装管芯中使用的陶瓷的天线。 在一个实例中,所述封装件包括管芯和在所述管芯的陶瓷基板,和连接到陶瓷基片的天线,以及导电引线电连接所述天线到所述模具。
-
公开(公告)号:JP2015531172A
公开(公告)日:2015-10-29
申请号:JP2015528465
申请日:2013-06-28
申请人: インテル コーポレイション , インテル コーポレイション
发明人: ホーン テー,ウォーン , ホーン テー,ウォーン , ラグナタン,ヴィノドクマール
IPC分类号: H01L23/12 , H01L25/065 , H01L25/07 , H01L25/18 , H05K3/46
CPC分类号: H01L23/5389 , H01L21/4857 , H01L21/568 , H01L21/76879 , H01L23/3121 , H01L23/3192 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/19 , H01L24/25 , H01L24/73 , H01L24/82 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/131 , H01L2224/16145 , H01L2224/2501 , H01L2224/73259 , H01L2224/821 , H01L2224/9222 , H01L2225/06513 , H01L2225/06544 , H01L2225/06555 , H01L2225/1035 , H01L2225/1058 , H01L2924/12042 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/18162 , H01L2924/014 , H01L2924/00
摘要: 基板を含んだ電子アセンブリ及びその製造法が開示される。1つのアセンブリは、多層基板内の誘電体層に埋め込まれたダイと、多層基板内の前記誘電体層に埋め込まれた誘電体領域とを含む。多層基板はダイ面及びランド面を含み、前記誘電体領域及び前記誘電体層はダイ面まで延在している。ダイ面のパッドまで延在する複数のビアが、前記誘電体領域内に位置付けられる。他の実施形態も開示されて特許請求される。
摘要翻译: 电子组件和含有基板及其制备被公开。 一个组件包括嵌入在多层衬底上的介质层,以及嵌入在所述多层基板的介电区域中的介电层中的模具。 多层基底包括模具面和脊表面,所述电介质区域和所述介电层延伸到所述模具表面。 多个延伸到模具表面的垫的通孔被定位在介电区域。 要求保护其它实施例中被公开。
-
公开(公告)号:JP5714112B2
公开(公告)日:2015-05-07
申请号:JP2013528571
申请日:2011-07-29
发明人: ウルリケ ショルツ , ラルフ ライヒェンバッハ
CPC分类号: B81B7/0006 , B81B7/0074 , B81C1/00333 , H01L21/561 , H01L21/568 , H01L23/3121 , H01L24/19 , H01L24/20 , H01L24/24 , H01L24/82 , H01L24/96 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L25/16 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/06181 , H01L2224/12105 , H01L2224/24137 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48137 , H01L2224/48225 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2225/0651 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06551 , H01L2225/06582 , H01L2225/1035 , H01L2225/1058 , H01L24/04 , H01L24/06 , H01L24/12 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01013 , H01L2924/01019 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01058 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/18162
-
公开(公告)号:JP2014531134A
公开(公告)日:2014-11-20
申请号:JP2014537171
申请日:2012-10-17
申请人: インヴェンサス・コーポレイション
发明人: キャスキー,テレンス , モハメッド,イリヤス
IPC分类号: H01L25/065 , H01L25/07 , H01L25/18
CPC分类号: H01L25/18 , H01L21/565 , H01L21/568 , H01L21/6835 , H01L21/76802 , H01L21/76877 , H01L23/13 , H01L23/3107 , H01L23/3114 , H01L23/3185 , H01L23/49816 , H01L23/5389 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/20 , H01L24/29 , H01L24/32 , H01L24/43 , H01L24/45 , H01L24/49 , H01L24/73 , H01L24/96 , H01L25/0657 , H01L25/105 , H01L25/117 , H01L25/50 , H01L2224/0401 , H01L2224/04042 , H01L2224/04105 , H01L2224/05124 , H01L2224/05147 , H01L2224/05548 , H01L2224/05554 , H01L2224/05571 , H01L2224/05624 , H01L2224/05647 , H01L2224/06155 , H01L2224/13023 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/1329 , H01L2224/133 , H01L2224/14131 , H01L2224/27334 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48108 , H01L2224/48145 , H01L2224/4824 , H01L2224/73207 , H01L2224/73215 , H01L2224/73217 , H01L2224/73265 , H01L2224/82031 , H01L2224/82039 , H01L2224/82047 , H01L2224/83005 , H01L2224/83192 , H01L2224/852 , H01L2224/92144 , H01L2224/92147 , H01L2225/06506 , H01L2225/0651 , H01L2225/06548 , H01L2225/06562 , H01L2225/06596 , H01L2225/1035 , H01L2225/1052 , H01L2225/1076 , H01L2225/1082 , H01L2924/00014 , H01L2924/0665 , H01L2924/12042 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/18162 , H01L2924/186 , H01L2924/00012 , H01L2924/00 , H01L2924/014 , H01L2224/05552
摘要: 超小型電子パッケージ(10)は、複数の第1のチップコンタクト(28)を有する半導体チップ(16A)と、前記半導体チップの端に接する封止層(30)と、前記封止層(30)の表面に露出し前記第1のチップコンタクト(28)と電気的に接続された複数の第1の装置コンタクト(42)とを含む第1の超小型電子装置(12)を備えてよい。パッケージ(10)は、複数の第2のチップコンタクト(28C)を表面に有する半導体チップ(16C)と、前記半導体チップの端に接し前記端から延びる表面を有する封止層(54)とを含む第2の超小型電子装置(14)を備えてよい。該第2の超小型電子装置(14)の前記半導体チップ(16C)の前記表面と前記封止層(54)の前記表面は該第2の超小型電子装置の外面を形成する。前記外面に位置する複数のパッケージ端子(76)は、前記第1の装置コンタクト(42)と電気的に接続された前記結合線(100)を介して前記第1の装置コンタクト(42)に電気的に接続され、前記第2のチップコンタクト(28C)に接して形成された金属被覆されたビア(72)と配線(74)とを介して前記第2のチップコンタクト(28C)に電気的に接続されてよい。
摘要翻译: 微电子封装(10)包括具有多个第一芯片触点(28)的半导体芯片(16A),和与半导体芯片的端部接触的密封层(30),所述密封层(30) 可包括包括多个第一设备接触(42)和暴露连接到第一芯片触点(28)和电至(12)的表面的第一微电子器件。 包(10)包括具有多个第二芯片触点的在表面上具有(28C),以及具有从所述端接触所述半导体芯片的端部延伸的表面的密封层(54)的半导体芯片(16C) 它可以包括一个第二微电子装置(14)。 其中所述表面的所述密封层和所述第二(14)的微电子装置的半导体芯片(16C)(54)的表面形成第二的微电子器件的外表面。 多个位于所述外表面(76)封装端子,所述第一设备经由电触点(42),所述电连接至所述连接线(100)和所述第一接触设备(42) 连接是在接触金属形成涂覆的通孔的第二芯片触点(28C)(72)和布线(74)电经由第二芯片触点(28C) 它可以被连接。
-
公开(公告)号:JP2014099606A
公开(公告)日:2014-05-29
申请号:JP2013232641
申请日:2013-11-11
CPC分类号: H01L24/19 , H01L23/3735 , H01L23/49805 , H01L23/49844 , H01L23/49894 , H01L23/5385 , H01L23/5389 , H01L24/06 , H01L24/24 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/82 , H01L24/83 , H01L24/92 , H01L2224/0401 , H01L2224/04026 , H01L2224/06181 , H01L2224/12105 , H01L2224/24137 , H01L2224/291 , H01L2224/32225 , H01L2224/73267 , H01L2224/82005 , H01L2224/82031 , H01L2224/82039 , H01L2224/82047 , H01L2224/83424 , H01L2224/83447 , H01L2224/92144 , H01L2225/1035 , H01L2924/10272 , H01L2924/1203 , H01L2924/12042 , H01L2924/1306 , H01L2924/13091 , H01L2924/15787 , H01L2924/351 , H01L2924/014 , H01L2924/00
摘要: PROBLEM TO BE SOLVED: To provide low parasitic inductance, double-sided cooling, and easy mounting on an external circuit.SOLUTION: A surface mount package 10 includes at least one semiconductor device 12, and a POL packaging and interconnect system formed about the at least one semiconductor device and configured to enable mounting of the surface mount package to an external circuit. The POL packaging and interconnect system includes a dielectric layer 24 overlying a first surface of the at least one semiconductor device, and a metal interconnect structure 32 extending through via holes 28 formed through the dielectric layer so as to be electrically coupled to connection pads on the semiconductor device. A metallization layer 34 is formed over the metal interconnect structure that comprises a flat planar structure, and a double-sided ceramic substrate is positioned on a second surface of the semiconductor device, with the double-sided ceramic substrate being configured to electrically isolate a drain of the semiconductor device from an external circuit when the surface mount package is joined thereto and to conduct heat away from the semiconductor device.
摘要翻译: 要解决的问题:提供低寄生电感,双面冷却,并且易于安装在外部电路上。解决方案:表面贴装封装10包括至少一个半导体器件12和围绕at形成的POL封装和互连系统 至少一个半导体器件,并且被配置为能够将表面安装封装安装到外部电路。 POL封装和互连系统包括覆盖在至少一个半导体器件的第一表面上的电介质层24和延伸穿过通过介电层形成的通孔28的金属互连结构32,以便电耦合到 半导体器件。 金属化层34形成在包括平坦平面结构的金属互连结构之上,并且双面陶瓷衬底位于半导体器件的第二表面上,双面陶瓷衬底被配置为将漏极 的半导体器件从表面安装封装连接到外部电路并且将热量从半导体器件导出。
-
-
-
-
-
-
-
-
-