公开(公告)号：US20110186967A1

公开(公告)日：2011-08-04

申请号：US13084204

申请日：2011-04-11

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/544 ,  H01L23/48

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US07951647B2

公开(公告)日：2011-05-31

申请号：US12140695

申请日：2008-06-17

申请人： Ku-Feng Yang ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Ming-Chung Sung

发明人： Ku-Feng Yang ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Ming-Chung Sung

IPC分类号： H01L21/76

CPC分类号： H01L24/94 ,  H01L21/561 ,  H01L23/481 ,  H01L25/50 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/48

摘要： An integrated circuit structure includes a bottom semiconductor chip; a top die bonded onto the bottom semiconductor chip; a protecting material encircling the bottom die and on the bottom semiconductor chip; and a planar dielectric layer over the top die and the protecting material. The protecting material has a top surface leveled with a top surface of the top die.

摘要翻译： 集成电路结构包括底部半导体芯片; 顶部芯片结合到底部半导体芯片上; 围绕底模和底部半导体芯片的保护材料; 以及在顶模和保护材料上方的平面介电层。 保护材料具有与顶模的顶表面平齐的顶表面。

公开(公告)号：US07943421B2

公开(公告)日：2011-05-17

申请号：US12329322

申请日：2008-12-05

申请人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Hung-Jung Tu ,  Ku-Feng Yang ,  Jung-Chih Hu ,  Wen-Chih Chiou

IPC分类号： H01L23/28

CPC分类号： H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A method of forming integrated circuits includes laminating a patterned film including an opening onto a wafer, wherein a bottom die in the wafer is exposed through the opening. A top die is placed into the opening. The top die fits into the opening with substantially no gap between the patterned film and the top die. The top die is then bonded onto the bottom die, followed by curing the patterned film.

摘要翻译： 一种形成集成电路的方法包括将包括开口的图案化膜层压到晶片上，其中晶片中的底模裸露通过开口。 将顶模放入开口。 顶部模具装配到开口中，在图案化膜和顶模之间基本上没有间隙。 然后将顶模结合到底模上，随后固化图案化膜。

公开(公告)号：US20100193954A1

公开(公告)日：2010-08-05

申请号：US12613417

申请日：2009-11-05

申请人： Max Liu ,  Chao-Shun Hsu ,  Ya-Wen Tseng ,  Wen-Chih Chiou ,  Weng-Jin Wu

发明人： Max Liu ,  Chao-Shun Hsu ,  Ya-Wen Tseng ,  Wen-Chih Chiou ,  Weng-Jin Wu

IPC分类号： H01L23/48 ,  H01L21/768 ,  H01L21/762

CPC分类号： H01L29/4175 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49822 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L2223/6622 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043

摘要： Through substrate via barrier structures and methods are disclosed. In one embodiment, a semiconductor device includes a first substrate including an active device region disposed within isolation regions. A through substrate via is disposed adjacent to the active device region and within the first substrate. A buffer layer is disposed around at least a portion of the through substrate via, wherein the buffer layer is disposed between the isolation regions and the through substrate via.

摘要翻译： 公开了通过基板通过阻挡结构和方法。 在一个实施例中，半导体器件包括包括设置在隔离区域内的有源器件区域的第一衬底。 贯穿衬底通孔邻近有源器件区域并在第一衬底内设置。 缓冲层设置在穿过基底通孔的至少一部分周围，其中缓冲层设置在隔离区域和穿通基底通孔之间。

公开(公告)号：US20100117226A1

公开(公告)日：2010-05-13

申请号：US12267244

申请日：2008-11-07

申请人： Ku-Feng YANG ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu

发明人： Ku-Feng YANG ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Hung-Jung Tu

IPC分类号： H01L21/50 ,  H01L23/538

CPC分类号： H01L21/76898 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/10 ,  H01L24/13 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05567 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

摘要： A method for fabricating stacked wafers is provided. In one embodiment, the method comprises providing a wafer having a chip side and a non-chip side, the chip side comprising a plurality of semiconductor chips. A plurality of dies is provided, each of the die bonded to one of the plurality of semiconductor chips. The chip side of the wafer and the plurality of dies are encapsulated with a protecting material. The non-chip side of the wafer is thinned to an intended thickness. The wafer is then diced to separate the wafer into individual semiconductor packages.

摘要翻译： 提供了一种用于制造堆叠晶片的方法。 在一个实施例中，该方法包括提供具有芯片侧和非芯片侧的晶片，芯片侧包括多个半导体芯片。 提供多个管芯，每个管芯接合到多个半导体芯片中的一个。 晶片的芯片侧和多个管芯被保护材料封装。 晶片的非芯片侧被薄化到预期的厚度。 然后切割晶片以将晶片分离成单独的半导体封装。

公开(公告)号：US20070296073A1

公开(公告)日：2007-12-27

申请号：US11426734

申请日：2006-06-27

申请人： Weng-Jin Wu ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Wen-Chih Chiou

IPC分类号： H01L23/02 ,  H01L21/00

CPC分类号： H01L21/6835 ,  H01L21/8221 ,  H01L23/481 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L2221/6835 ,  H01L2221/68363 ,  H01L2221/68372 ,  H01L2221/68377 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/81894 ,  H01L2224/83894 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15747 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/83

摘要： A three dimensional integrated circuit structure includes at least first and second devices, each device comprising a substrate and a device layer formed over the substrate, the first and second devices being bonded together in a stack, wherein the bond between the first and second devices comprises a metal-to-metal bond and a non-metal-to-non-metal bond.

摘要翻译： 三维集成电路结构包括至少第一和第二器件，每个器件包括衬底和形成在衬底上的器件层，第一和第二器件以堆叠结合在一起，其中第一和第二器件之间的结合包括 金属对金属键和非金属对非金属键。

公开(公告)号：US09153462B2

公开(公告)日：2015-10-06

申请号：US12964097

申请日：2010-12-09

申请人： Yu-Liang Lin ,  Weng-Jin Wu ,  Jing-Cheng Lin ,  Wen-Chih Chiou

发明人： Yu-Liang Lin ,  Weng-Jin Wu ,  Jing-Cheng Lin ,  Wen-Chih Chiou

IPC分类号： H01L21/687 ,  H01L21/67

CPC分类号： H01L21/67051 ,  H01L21/68728

摘要： A device and system for thin wafer cleaning is disclosed. A preferred embodiment comprises a spin chuck having at least three holding clamps. A thin wafer with a wafer frame is mounted on the spin chuck through a tape layer. When the holding clamps are unlocked, there is no interference with the removal and placement of the wafer frame. On the other hand, when the holding clamps are locked, the holding clamps are brought into contact with the outer edge of the wafer frame so as to prevent the wafer frame from moving laterally. Furthermore, the shape of the holding clamps in a locked position is capable of preventing the wafer frame from moving vertically.

摘要翻译： 公开了用于薄晶片清洁的装置和系统。 优选实施例包括具有至少三个保持夹具的旋转卡盘。 具有晶片框架的薄晶片通过带层安装在旋转卡盘上。 当保持夹具解锁时，不会干扰晶片框架的移除和放置。 另一方面，当保持夹具被锁定时，保持夹具与晶片框架的外边缘接触，以防止晶片框架横向移动。 此外，保持夹具处于锁定位置的形状能够防止晶片框架垂直移动。

公开(公告)号：US08432038B2

公开(公告)日：2013-04-30

申请号：US12783973

申请日：2010-05-20

申请人： Weng-Jin Wu ,  Yung-Chi Lin ,  Wen-Chih Chiou

发明人： Weng-Jin Wu ,  Yung-Chi Lin ,  Wen-Chih Chiou

IPC分类号： H01L23/48

CPC分类号： H01L21/76843 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/525 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01025 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/3011 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A through-silicon via (TSV) structure and process for forming the same are disclosed. A semiconductor substrate has a front surface and a back surface, and a TSV structure is formed to extend through the semiconductor substrate. The TSV structure includes a metal layer, a metal seed layer surrounding the metal layer, a barrier layer surrounding the metal seed layer, and a metal silicide layer formed in a portion sandwiched between the metal layer and the metal seed layer.

摘要翻译： 公开了一种贯穿硅通孔（TSV）结构及其形成方法。 半导体衬底具有前表面和后表面，并且形成TSV结构以延伸穿过半导体衬底。 TSV结构包括金属层，围绕金属层的金属籽晶层，围绕金属籽晶层的阻挡层和形成在夹在金属层和金属籽晶层之间的部分中的金属硅化物层。

公开(公告)号：US07972969B2

公开(公告)日：2011-07-05

申请号：US12043714

申请日：2008-03-06

申请人： Ku-Feng Yang ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Kewei Zuo

发明人： Ku-Feng Yang ,  Wen-Chih Chiou ,  Weng-Jin Wu ,  Kewei Zuo

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/67253 ,  H01L21/30604 ,  H01L21/6708 ,  H01L22/12 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method is provided for controlling substrate thickness. At least one etchant is dispensed from at least one dispenser to a plurality of different locations on a surface of a spinning substrate to perform etching. A thickness of the spinning substrate is monitored at the plurality of locations, so that the thickness of the substrate is monitored at each individual location while dispensing the etchant at that location. A respective amount of etching performed at each individual location is controlled, based on the respective monitored thickness at that location.

摘要翻译： 提供了一种控制基板厚度的方法。 至少一种蚀刻剂从纺丝衬底的表面从至少一个分配器分配到多个不同位置以进行蚀刻。 在多个位置监测纺丝衬底的厚度，从而在每个单独位置监测衬底的厚度，同时在该位置分配蚀刻剂。 基于在该位置处的相应监视的厚度来控制在每个单独位置执行的相应的蚀刻量。

公开(公告)号：US20100164109A1

公开(公告)日：2010-07-01

申请号：US12345239

申请日：2008-12-29

申请人： Wen-Chih Chiou ,  Weng-Jin Wu

发明人： Wen-Chih Chiou ,  Weng-Jin Wu

IPC分类号： H01L23/538

CPC分类号： H01L24/05 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L2221/6834 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05599 ,  H01L2224/13025 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1357 ,  H01L2224/13644 ,  H01L2224/81001 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2224/13099 ,  H01L2224/05552

摘要： An integrated circuit structure includes a semiconductor substrate having a front side and a backside. A through-silicon via (TSV) penetrates the semiconductor substrate. The TSV has a back end extending to the backside of the semiconductor substrate. A redistribution line (RDL) is over the backside of the semiconductor substrate and connected to the back end of the TSV. A silicide layer is over and contacting the RDL.

摘要翻译： 集成电路结构包括具有正面和背面的半导体衬底。 穿透硅通孔（TSV）穿透半导体衬底。 TSV具有延伸到半导体衬底背面的后端。 再分配线（RDL）位于半导体衬底的背面，并连接到TSV的后端。 硅化物层已经结束并与RDL接触。