利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

91 条记录 (耗时 0.031 秒)

    INSTRUCTIONS FOR STORING IN GENERAL PURPOSE REGISTERS ONE OF TWO SCALAR CONSTANTS BASED ON THE CONTENTS OF VECTOR WRITE MASKS
    72.
    发明申请
    INSTRUCTIONS FOR STORING IN GENERAL PURPOSE REGISTERS ONE OF TWO SCALAR CONSTANTS BASED ON THE CONTENTS OF VECTOR WRITE MASKS 审中-公开
    用于存储一般用途注册表的指令基于矢量写掩码内容的两个标量常数之一

    公开(公告)号：US20140297991A1

    公开(公告)日：2014-10-02

    申请号：US13994060

    申请日：2011-12-22

    申请人： Jesus Corbal ,  Matthew J. Craighead ,  Bret L. Toll ,  Andrew T. Forsyth

    发明人： Jesus Corbal ,  Matthew J. Craighead ,  Bret L. Toll ,  Andrew T. Forsyth

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30036 ,  G06F9/30018 ,  G06F9/30029 ,  G06F9/30054

    摘要： According to one embodiment, an occurrence of an instruction is fetched. The instruction's format specifies its only source operand from a single vector write mask register, and specifies as its destination a single general purpose register. In addition, the instruction's format includes a first field whose contents selects the single vector write mask register, and includes a second field whose contents selects the single general purpose register. The source operand is a write mask including a plurality of one bit vector write mask elements that correspond to different multi-bit data element positions within architectural vector registers. The method also includes, responsive to executing the single occurrence of the single instruction, storing data in the single general purpose register such that its contents represent either a first or second scalar constant based on whether the plurality of one bit vector write mask elements in the source operand are all zero.

    摘要翻译： 根据一个实施例，获取指令的发生。 指令的格式仅指定单个向量写入掩码寄存器的源操作数，并将其指定为单个通用寄存器。 此外，指令的格式包括其内容选择单向量写入掩码寄存器的第一字段，并且包括其内容选择单个通用寄存器的第二字段。 源操作数是包括对应于架构向量寄存器内的不同多位数据元素位置的多个一位向量写入掩码元素的写入掩码。 该方法还包括：响应于执行单个指令的单次发生，将数据存储在单个通用寄存器中，使得其内容基于第一或第二标量常数是否基于第 源操作数全部为零。

    INSTRUCTION SET EXTENSION USING 3-BYTE ESCAPE OPCODE
    73.
    发明申请
    INSTRUCTION SET EXTENSION USING 3-BYTE ESCAPE OPCODE 有权
    使用3字节ESCAPE操作码的指令集扩展

    公开(公告)号：US20130219152A1

    公开(公告)日：2013-08-22

    申请号：US13844471

    申请日：2013-03-15

    申请人： James S. Coke ,  Peter J. Ruscito ,  Masood Tahir ,  David B. Jackson ,  Ves A. Naydenov ,  Scott D. Rodgers ,  Bret L. Toll ,  Frank Binns

    发明人： James S. Coke ,  Peter J. Ruscito ,  Masood Tahir ,  David B. Jackson ,  Ves A. Naydenov ,  Scott D. Rodgers ,  Bret L. Toll ,  Frank Binns

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30149 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30185

    摘要： A method, apparatus and system are disclosed for decoding an instruction in a variable-length instruction set. The instruction is one of a set of new types of instructions that uses a new escape code value, which is two bytes in length, to indicate that a third opcode byte includes the instruction-specific opcode for a new instruction. The new instructions are defined such the length of each instruction in the opcode map for one of the new escape opcode values may be determined using the same set of inputs, where each of the inputs is relevant to determining the length of each instruction in the new opcode map. For at least one embodiment, the length of one of the new instructions is determined without evaluating the instruction-specific opcode.

    摘要翻译： 公开了用于对可变长度指令集中的指令进行解码的方法，装置和系统。 该指令是一组新的指令之一，它使用长度为两个字节的新的转义码值来指示第三个操作码字节包含新指令的指令特定操作码。 定义新指令，可以使用相同的一组输入来确定新的转义操作码值之一的操作码映射中每个指令的长度，其中每个输入与确定新指令中的每个指令的长度相关 操作码地图。 对于至少一个实施例，在不评估指令特定操作码的情况下确定新指令之一的长度。

    Method and apparatus for power mode transition in a multi-thread processor
    76.
    发明授权
    Method and apparatus for power mode transition in a multi-thread processor 有权
    多线程处理器中功率模式转换的方法和装置

    公开(公告)号：US06775786B2

    公开(公告)日：2004-08-10

    申请号：US09951908

    申请日：2001-09-12

    申请人： Bret L. Toll ,  Alan B. Kyker ,  Stephen H. Gunther

    发明人： Bret L. Toll ,  Alan B. Kyker ,  Stephen H. Gunther

    IPC分类号： G06F126

    CPC分类号： G06F1/3237 ,  G06F1/3203 ,  G06F1/329 ,  Y02D10/128 ,  Y02D10/24 ,  Y02D50/20

    摘要： A method and apparatus for power mode transition in a multi-thread processor. A first indication is issued, including a first identifier associated with a first logical processor in a processor, that the first logical processor has entered a power mode. A second indication is issued, including a second identifier associated with a second logical processor in the processor, that the second logical processor has entered the power mode. The indications may be, for example, stop grant acknowledge special bus cycles indicating that the logical processors have entered a stop grant mode. The processor may be transitioned to a sleep mode when both the first and second indications have been issued.

    摘要翻译： 一种用于多线程处理器中功率模式转换的方法和装置。 发布第一指示，包括与处理器中的第一逻辑处理器相关联的第一标识符，第一逻辑处理器已经进入功率模式。 发出第二指示，包括与处理器中的第二逻辑处理器相关联的第二标识符，第二逻辑处理器已经进入电源模式。 指示可以是例如停止授权确认特殊总线周期，指示逻辑处理器已经进入停止许可模式。 当第一和第二指示都已被发出时，处理器可以转换到睡眠模式。

    Floating point round-off amount determination processors, methods, systems, and instructions
    79.
    发明授权
    Floating point round-off amount determination processors, methods, systems, and instructions 有权
    浮点数四舍五入确定处理器，方法，系统和说明

    公开(公告)号：US09513871B2

    公开(公告)日：2016-12-06

    申请号：US13977257

    申请日：2011-12-30

    申请人： Cristina S. Anderson ,  Bret L. Toll ,  Robert Valentine ,  Simon Rubanovich ,  Amit Gradstein

    发明人： Cristina S. Anderson ,  Bret L. Toll ,  Robert Valentine ,  Simon Rubanovich ,  Amit Gradstein

    IPC分类号： G06F7/483 ,  G06F9/30 ,  G06F7/499

    CPC分类号： G06F9/3001 ,  G06F7/483 ,  G06F7/49947 ,  G06F9/30014 ,  G06F9/30025 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/3013

    摘要： A method of an aspect includes receiving a floating point round-off amount determination instruction. The instruction indicates a source of one or more floating point data elements, indicates a number of fraction bits after a radix point, and indicates a destination storage location. A result including one or more result floating point data elements is stored in the destination storage location in response to the floating point round-off amount determination instruction. Each of the one or more result floating point data elements includes a difference between a corresponding floating point data element of the source in a corresponding position, and a rounded version of the corresponding floating point data element of the source that has been rounded to the indicated number of the fraction bits. Other methods, apparatus, systems, and instructions are disclosed.

    摘要翻译： 一种方面的方法包括接收浮点舍入量确定指令。 该指令指示一个或多个浮点数据元素的源，指示小数点之后的小数位数，并指示目的地存储位置。 包括一个或多个结果浮点数据元素的结果响应于浮点舍入量确定指令被存储在目的地存储位置中。 一个或多个结果浮点数据元素中的每一个包括相应位置的源的相应浮点数据元素与已被舍入到指示的源的相应浮点数据元素的舍入版本之间的差 小数位数。 公开了其它方法，装置，系统和指令。