公开(公告)号：US20150144954A1

公开(公告)日：2015-05-28

申请号：US14396842

申请日：2013-04-24

申请人： Foundation for Research and Technology

发明人： Alexandros Georgakilas ,  Kleopatra Aretouli ,  Katerina Tsagaraki

IPC分类号： H01L21/02 ,  H01L29/20

CPC分类号： H01L21/0254 ,  C30B23/02 ,  C30B29/403 ,  H01L21/02304 ,  H01L21/02315 ,  H01L21/02373 ,  H01L21/02376 ,  H01L21/02378 ,  H01L21/02428 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/02516 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/02661 ,  H01L29/2003 ,  H01L29/7786

摘要： The present invention discloses a method of heteroepitaxial growth enabling the successful growth of thin films of GaN and III-nitride semiconductor heterostructures of (0001) orientation with III metal-face polarity on diamond substrates being either polycrystalline or single crystal with various crystallographic orientations. The method uses a thin AlN nucleation layer on the diamond substrate with thickness equal or less than 5 nm, grown by Molecular Beam Epitaxy (MBE) using a nitrogen plasma source. The invention enables the development of very high power metal-face III-nitride devices, such as High Electron Mobility Transistors, on single crystal or polycrystalline diamond substrates. The method is also applicable for other element IV substrates with diamond crystal structure.

摘要翻译： 本发明公开了一种异质外延生长方法，其使金刚石衬底上的具有III金属表面极性的（0001）取向的GaN和III族氮化物半导体异质结构薄膜成功地生长为具有多种晶体取向的多晶或单晶。 该方法使用厚度等于或小于5nm的金刚石衬底上的薄AlN成核层，其通过使用氮等离子体源的分子束外延（MBE）生长。 本发明使得能够在单晶或多晶金刚石基底上开发非常高功率的金属表面III族氮化物器件，例如高电子迁移率晶体管。 该方法也适用于具有金刚石晶体结构的其它元素IV衬底。

公开(公告)号：US20150144881A1

公开(公告)日：2015-05-28

申请号：US14608661

申请日：2015-01-29

申请人： SunEdison Semiconductor Limited (UEN201334164H) ,  Kansas State University Research Foundation

发明人： Michael R. Seacrist ,  Vikas Berry ,  Phong Tuan Nguyen

IPC分类号： H01L21/02 ,  H01L29/267

CPC分类号： H01L21/02527 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/0237 ,  H01L21/02376 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/02614 ,  H01L21/0262 ,  H01L29/1606 ,  H01L29/2003 ,  H01L29/267

摘要： The invention generally related to a method for preparing a layer of graphene directly on the surface of a substrate, such as a semiconductor substrate. The layer of graphene may be formed in direct contact with the surface of the substrate, or an intervening layer of a material may be formed between the substrate surface and the graphene layer.

摘要翻译： 本发明一般涉及直接在诸如半导体衬底的衬底的表面上制备石墨烯层的方法。 石墨烯层可以形成为与衬底的表面直接接触，或者可以在衬底表面和石墨烯层之间形成材料的中间层。

公开(公告)号：US09029836B2

公开(公告)日：2015-05-12

申请号：US13817885

申请日：2011-09-08

申请人： Jung-Ung Park ,  SungWoo Nam ,  Charles M. Lieber

发明人： Jung-Ung Park ,  SungWoo Nam ,  Charles M. Lieber

IPC分类号： H01L29/06 ,  H01L31/00 ,  H01L21/02 ,  B82Y30/00 ,  B82Y40/00 ,  C01B31/04 ,  H01L23/532 ,  H01L29/16 ,  H01L29/66 ,  H01L29/778 ,  H01L29/786

CPC分类号： H01L21/02527 ,  B82Y30/00 ,  B82Y40/00 ,  C01B32/186 ,  H01L21/02381 ,  H01L21/02488 ,  H01L21/02491 ,  H01L21/02494 ,  H01L21/02502 ,  H01L21/0262 ,  H01L21/02645 ,  H01L21/02664 ,  H01L23/53276 ,  H01L29/1606 ,  H01L29/66477 ,  H01L29/66742 ,  H01L29/7781 ,  H01L29/78618 ,  H01L29/78684 ,  H01L2924/0002 ,  Y10S977/734 ,  Y10S977/936 ,  Y10S977/938 ,  H01L2924/00

摘要： In a method for fabricating a graphene structure, there is formed on a fabrication substrate a pattern of a plurality of distinct graphene catalyst materials. In one graphene synthesis step, different numbers of graphene layers are formed on the catalyst materials in the formed pattern. In a method for fabricating a graphene transistor, on a fabrication substrate at least one graphene catalyst material is provided at a substrate region specified for synthesizing a graphene transistor channel and at least one graphene catalyst material is provided at a substrate region specified for synthesizing a graphene transistor source, and at a substrate region specified for synthesizing a graphene transistor drain. Then in one graphene synthesis step, at least one layer of graphene is formed at the substrate region for the graphene transistor channel, and at the regions for the transistor source and drain there are formed a plurality of layers of graphene.

摘要翻译： 在制造石墨烯结构的方法中，在制造衬底上形成多个不同的石墨烯催化剂材料的图案。 在一个石墨烯合成步骤中，在所形成的图案中的催化剂材料上形成不同数量的石墨烯层。 在制造石墨烯晶体管的方法中，在制造衬底上，在用于合成石墨烯晶体管沟道的衬底区域处提供至少一个石墨烯催化剂材料，并且至少一个石墨烯催化剂材料设置在用于合成石墨烯的基板区域 晶体管源，以及在合成石墨烯晶体管漏极所规定的衬底区域。 然后在一个石墨烯合成步骤中，在用于石墨烯晶体管沟道的衬底区域上形成至少一层石墨烯，并且在用于晶体管源极和漏极的区域形成多层石墨烯。

公开(公告)号：US20150111371A1

公开(公告)日：2015-04-23

申请号：US14585636

申请日：2014-12-30

申请人： The Hong Kong University of Science and Technology

发明人： Jing CHEN ,  Sen HUANG ,  Qimeng JIANG ,  Zhikai TANG

IPC分类号： H01L21/02

CPC分类号： H01L21/0254 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/0262 ,  H01L21/02661 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： Passivation of group III-nitride hetero junction devices is described herein. The passivation facilitates simultaneous realization of effective/high current collapse suppression and low leakage current without the use of a sophisticated multiple-field plate technique. The passivation can be achieved by growing a charge-polarized. AlN thin film on the surface of a group III-nitride based heterojunction device by plasma-enhanced atomic layer deposition such that positive polarization charges are induced at the interface to compensate for a majority of negative charges at the interface.

摘要翻译： 本文描述了III族氮化物异质结器件的钝化。 钝化有助于同时实现有效/高电流塌陷抑制和低泄漏电流，而不需要使用复杂的多场板技术。 可以通过生长电荷极化来实现钝化。 通过等离子体增强的原子层沉积在III族氮化物基异质结装置的表面上的AlN薄膜，使得在界面处引起正极化电荷以补偿界面处的大部分负电荷。

公开(公告)号：US20150069409A1

公开(公告)日：2015-03-12

申请号：US14487820

申请日：2014-09-16

申请人： Rytis Dargis ,  Andrew Clark ,  Erdem Arkun

发明人： Rytis Dargis ,  Andrew Clark ,  Erdem Arkun

IPC分类号： H01L29/778 ,  H01L29/66 ,  H01L21/02 ,  H01L29/205 ,  H01L29/20

CPC分类号： H01L29/7783 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/0245 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02516 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/7787

摘要： A heterostructure grown on a silicon substrate includes a single crystal rare earth oxide template positioned on a silicon substrate, the template being substantially crystal lattice matched to the surface of the silicon substrate. A heterostructure is positioned on the template and defines at least one heterojunction at an interface between a III-N layer and a III-III-N layer. The template and the heterostructure are crystal matched to induce an engineered predetermined tensile strain at the at least one heterojunction. A single crystal rare earth oxide dielectric layer is grown on the heterostructure so as to induce an engineered predetermined compressive stress in the single crystal rare earth oxide dielectric layer and a tensile strain in the III-III-N layer. The tensile strain in the III-III-N layer and the compressive stress in the REO layer combining to induce a piezoelectric field leading to higher carrier concentration in 2DEG at the heterojunction.

摘要翻译： 在硅衬底上生长的异质结构包括位于硅衬底上的单晶稀土氧化物模板，该模板基本上与硅衬底的表面晶格匹配。 异质结构位于模板上并且在III-N层和III-III-N层之间的界面处限定至少一个异质结。 模板和异质结构被晶体匹配以在至少一个异质结处诱导工程化的预定拉伸应变。 在异质结构上生长单晶稀土氧化物电介质层，以在单晶稀土氧化物介电层中引起工程化的预定压应力，并在III-III-N层中引起拉伸应变。 III-III-N层中的拉伸应变和REO层中的压应力组合以诱导压电场，导致异质结中2DEG中的较高载流子浓度。

公开(公告)号：US20150060943A1

公开(公告)日：2015-03-05

申请号：US14470164

申请日：2014-08-27

申请人： Seoul Semiconductor Co., Ltd.

发明人： Takeya MOTONOBU ,  Kwan Hyun Lee ,  Eun Hee Kim

IPC分类号： H01L29/78 ,  H01L29/20 ,  H01L21/02 ,  H01L29/423 ,  H01L29/417 ,  H01L23/367 ,  H01L29/66 ,  H01L29/205

CPC分类号： H01L29/7827 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/0254 ,  H01L21/02639 ,  H01L23/367 ,  H01L29/0649 ,  H01L29/1037 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/32 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/66446 ,  H01L29/66666 ,  H01L29/7828 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of fabricating a nitride-based transistor includes sequentially forming a first nitride-based semiconductor layer doped with first type dopant, a second nitride-based semiconductor layer doped with at least one of a second type dopant, and a third nitride-based semiconductor layer doped with at least one of the first type dopants. A first trench is formed to penetrate the third and second nitride-based semiconductor layers and to extend into the first nitride-based semiconductor layer. A fourth nitride-based semiconductor layer doped with the first type dopants is formed to fill the first trench. A second trench is formed in the fourth nitride-based semiconductor layer. A gate electrode is formed in the second trench. A source electrode is formed to be electrically connected to at least one of the third and fourth nitride-based semiconductor layers, and a drain electrode is formed to be electrically connected to the first nitride-based semiconductor layer.

摘要翻译： 一种制造氮化物基晶体管的方法包括：顺序地形成掺杂有第一类型掺杂剂的第一氮化物基半导体层，掺杂有第二类型掺杂剂中的至少一种的第二氮化物基半导体层和第三氮化物基半导体 层中掺杂有至少一种第一类型掺杂剂。 形成第一沟槽以穿透第三和第二氮化物基半导体层并延伸到第一氮化物基半导体层中。 掺杂有第一类型掺杂剂的第四氮化物基半导体层被形成以填充第一沟槽。 在第四氮化物基半导体层中形成第二沟槽。 在第二沟槽中形成栅电极。 源电极形成为与第三氮化物类半导体层和第四氮化物系半导体层中的至少一方电连接，并且形成漏电极以与第一氮化物基半导体层电连接。

公开(公告)号：US08963165B2

公开(公告)日：2015-02-24

申请号：US13977456

申请日：2011-12-21

申请人： Masahiro Araki ,  Shinya Yoshida ,  Haruhisa Takiguchi ,  Atsushi Ogawa ,  Takao Kinoshita ,  Tohru Murata ,  Takeshi Funaki ,  Masayuki Hoteida

发明人： Masahiro Araki ,  Shinya Yoshida ,  Haruhisa Takiguchi ,  Atsushi Ogawa ,  Takao Kinoshita ,  Tohru Murata ,  Takeshi Funaki ,  Masayuki Hoteida

IPC分类号： H01L33/00 ,  H01L29/20 ,  H01L21/02 ,  H01L33/12 ,  H01L29/812

CPC分类号： H01L29/2003 ,  H01L21/0242 ,  H01L21/0243 ,  H01L21/02458 ,  H01L21/02494 ,  H01L21/02502 ,  H01L21/02516 ,  H01L21/0254 ,  H01L21/0262 ,  H01L29/812 ,  H01L33/007 ,  H01L33/12 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/00

摘要： A nitride semiconductor structure in which a first nitride semiconductor underlying layer is provided on a substrate having a recess portion and a projection portion provided between the recess portions at a surface thereof, the first nitride semiconductor underlying layer has at least 6 first oblique facet planes surrounding the projection portion on an outer side of the projection portion, and a second nitride semiconductor underlying layer buries the first oblique facet planes, a nitride semiconductor light emitting element, a nitride semiconductor transistor element, a method of manufacturing a nitride semiconductor structure, and a method of manufacturing a nitride semiconductor element are provided.

摘要翻译： 一种氮化物半导体结构，其中在具有凹部的基板上设置有第一氮化物半导体下层，在其表面设置有位于所述凹部之间的突出部，所述第一氮化物半导体下层具有至少6个第一倾斜面平面， 突出部分的外侧的突出部分和第二氮化物半导体下层掩埋第一倾斜面面，氮化物半导体发光元件，氮化物半导体晶体管元件，氮化物半导体结构的制造方法和 提供了制造氮化物半导体元件的方法。

公开(公告)号：US08933485B2

公开(公告)日：2015-01-13

申请号：US13549660

申请日：2012-07-16

申请人： Atsushi Yamada

发明人： Atsushi Yamada

IPC分类号： H01L29/778 ,  H01L29/66 ,  H01L21/02 ,  H01L29/20

CPC分类号： H01L29/7787 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/66462

摘要： An embodiment of a compound semiconductor device includes: a Si substrate; a Si oxide layer formed over a surface of the Si substrate; a nucleation layer formed over the Si oxide layer, the nucleation layer exposing a part of the Si oxide layer; and a compound semiconductor stacked structure formed over the Si oxide layer and the nucleation layer.

摘要翻译： 化合物半导体器件的实施例包括：Si衬底; 形成在所述Si衬底的表面上的Si氧化物层; 形成在所述Si氧化物层上的成核层，所述成核层暴露所述Si氧化物层的一部分; 以及形成在所述Si氧化物层和所述成核层上的化合物半导体层叠结构。

公开(公告)号：US20140357065A1

公开(公告)日：2014-12-04

申请号：US14281492

申请日：2014-05-19

申请人： Applied Materials, Inc.

发明人： Qunhua WANG ,  Lai ZHAO ,  Soo Young CHOI

IPC分类号： H01L21/02

CPC分类号： H01L21/02595 ,  C23C16/24 ,  C23C16/56 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02686

摘要： The embodiments described herein generally relate to methods for forming an amorphous silicon structure that may be used in thin film transistor devices. In embodiments disclosed herein, the amorphous silicon layer is deposited using a silicon-based gas with an activation gas comprising a high concentration of inert gas and a low concentration of hydrogen-based gas. The activation gas combination allows for a good deposition profile of the amorphous silicon layer from the edge of the shadow frame which is translated to the polycrystalline silicon layer post-annealing.

摘要翻译： 本文描述的实施例一般涉及用于形成可用于薄膜晶体管器件的非晶硅结构的方法。 在本文公开的实施例中，使用具有包含高浓度惰性气体和低浓度氢基气体的活化气体的硅基气体来沉积非晶硅层。 激活气体组合允许来自阴影框架的边缘的非晶硅层的良好沉积分布，其被平移到多晶硅层后退火。

公开(公告)号：US20140357057A1

公开(公告)日：2014-12-04

申请号：US14287927

申请日：2014-05-27

申请人： Applied Materials, Inc.

发明人： Xinyu BAO ,  Errol Antonio C. SANCHEZ

IPC分类号： H01L21/02

CPC分类号： H01L21/02463 ,  H01L21/02381 ,  H01L21/02502 ,  H01L21/02546 ,  H01L21/0262 ,  H01L29/15 ,  H01L29/7783

摘要： Embodiments described herein relate to a structure for III-V devices on silicon. A Group IV substrate is provided and a III-V structure may be formed thereon. The III-V structure generally comprises one or more buffer layers and a channel layer disposed on the one or more buffer layers. The one or more buffer layers may be selected to provide optimal microelectronic device properties, such as minimal defects, reduced charge accumulation, and reduced current leakage.

摘要翻译： 本文描述的实施例涉及硅上III-V器件的结构。 提供IV族基板，并且可以在其上形成III-V结构。 III-V结构通常包括一个或多个缓冲层和设置在一个或多个缓冲层上的沟道层。 可以选择一个或多个缓冲层以提供最佳的微电子器件性质，例如最小的缺陷，减少的电荷累积和减少的电流泄漏。