公开(公告)号：US6091621A

公开(公告)日：2000-07-18

申请号：US985456

申请日：1997-12-05

申请人： Yang Wang ,  Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Ellen Lan ,  William J. Ooms

发明人： Yang Wang ,  Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Ellen Lan ,  William J. Ooms

IPC分类号： G11C11/22 ,  G11C11/56

CPC分类号： G11C11/22 ,  G11C11/5657

摘要： A multi-state non-volatile ferroelectric memory includes a field effect transistor having a gate insulator formed of ferroelectric material. The ferroelectric material is separated into regions of different characteristics, e.g. different thicknesses, different coercive field values, etc., so as to provide a plurality of different threshold voltages for the field effect transistor.

摘要翻译： 多状态非易失性铁电存储器包括具有由铁电材料形成的栅极绝缘体的场效应晶体管。 铁电材料被分成不同特性的区域，例如 不同的厚度，不同的矫顽场值等，以便为场效应晶体管提供多个不同的阈值电压。

公开(公告)号：US06309918B1

公开(公告)日：2001-10-30

申请号：US09157430

申请日：1998-09-21

申请人： Jenn-Hwa Huang ,  Benjamin W. Gable ,  Kurt Eisenbeiser ,  David Rhine

发明人： Jenn-Hwa Huang ,  Benjamin W. Gable ,  Kurt Eisenbeiser ,  David Rhine

IPC分类号： H01L21338

CPC分类号： H01L29/66856 ,  H01L29/8122 ,  Y10S438/945

摘要： A manufacturable GaAs VFET process includes providing a doped GaAs substrate with a lightly doped first epitaxial layer thereon and a heavily doped second epitaxial layer positioned on the first epitaxial layer. A temperature tolerant conductive layer is positioned on the second epitaxial layer and patterned to define a plurality of elongated, spaced apart source areas. Using the patterned conductive layer, a plurality of gate trenches are etched into the first epitaxial layer adjacent the source areas. The bottoms of the gate trenches are implanted and activated to form gate areas. A gate contact is deposited in communication with the implanted gate areas, a source contact is deposited in communication with the patterned conductive layer overlying the source areas, and a drain contact is deposited on the rear surface of the substrate.

摘要翻译： 可制造的GaAs VFET工艺包括在其上提供掺杂的GaAs衬底和其上的轻掺杂的第一外延层和位于第一外延层上的重掺杂的第二外延层。 耐温导电层定位在第二外延层上并且被图案化以限定多个细长的间隔开的源极区域。 使用图案化的导电层，多个栅极沟槽被蚀刻到与源极区域相邻的第一外延层中。 栅极沟槽的底部被植入和激活以形成栅极区域。 栅极接触被沉积成与植入的栅极区域连通，源极接触层沉积成与覆盖在源极区域上的图案化导电层连通，并且漏极接触沉积在衬底的后表面上。

公开(公告)号：US5856684A

公开(公告)日：1999-01-05

申请号：US712760

申请日：1996-09-12

申请人： Yang Wang ,  Majid M. Hashemi ,  Kurt Eisenbeiser ,  Jenn-Hwa Huang

发明人： Yang Wang ,  Majid M. Hashemi ,  Kurt Eisenbeiser ,  Jenn-Hwa Huang

IPC分类号： H01L29/80 ,  H01L31/0328

CPC分类号： H01L29/802

摘要： A high power heterojunction field effect transistor comprising a first barrier layer including a semiconductor material having a band gap, a second barrier layer including a semiconductor material having a band gap, a channel layer including a semiconductor material having a band gap narrower than the band gaps of the material included in the first barrier layer and the second barrier layer and sandwiched therebetween and an interface layer sandwiched between the channel layer and the first barrier layer.

摘要翻译： 一种高功率异质结场效应晶体管，包括：第一阻挡层，包括具有带隙的半导体材料;第二阻挡层，包括具有带隙的半导体材料;沟道层，包括具有比带隙窄的带隙的半导体材料 包含在第一阻挡层和第二阻挡层中并夹在其间的材料以及夹在沟道层和第一阻挡层之间的界面层。

公开(公告)号：US06262451B1

公开(公告)日：2001-07-17

申请号：US08816707

申请日：1997-03-13

申请人： Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Yang Wang ,  Ellen Lan

发明人： Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Yang Wang ,  Ellen Lan

IPC分类号： H01L29788

CPC分类号： H01L29/4983 ,  H01L21/2815 ,  H01L29/41775 ,  H01L29/41783 ,  H01L29/66325 ,  H01L29/66484 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/66825 ,  H01L29/7831 ,  H01L29/7832 ,  H01L29/792 ,  H01L29/8124 ,  Y10S257/90

摘要： An electrode structure for semiconductor devices includes first electrode material positioned in overlying relationship to the surface of a substrate so as to define a first side wall perpendicular thereto. A nonconductive side wall spacer is formed on the first side wall and defines a second side wall parallel to and spaced from the first side wall. Second electrode material is formed in overlying relationship to the substrate and on the second side wall so as to define a third side wall parallel to and spaced from the second side wall. The first and second electrode materials are connected as first and second electrodes in a common semiconductor device. Additional electrodes can be formed by forming electrode material on additional side walls.

摘要翻译： 用于半导体器件的电极结构包括以与衬底的表面相重叠的方式定位的第一电极材料，以便限定与其垂直的第一侧壁。 在第一侧壁上形成非导电侧壁隔离件并且限定平行于第一侧壁并与第一侧壁间隔开的第二侧壁。 第二电极材料以与衬底和第二侧壁重叠的关系形成，以便限定与第二侧壁平行并与第二侧壁间隔开的第三侧壁。 第一和第二电极材料在公共半导体器件中作为第一和第二电极连接。 可以通过在另外的侧壁上形成电极材料来形成附加的电极。

公开(公告)号：US06156611A

公开(公告)日：2000-12-05

申请号：US119550

申请日：1998-07-20

申请人： Ellen Lan ,  Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Yang Wang

发明人： Ellen Lan ,  Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Yang Wang

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66522 ,  H01L29/7827

摘要： A vertical FET is fabricated by etching through a contact layer into a drift layer on a compound semiconductor substrate to form a plurality of mesas, each mesa having an upper surface and each adjacent pair of mesas defining therebetween a trench with sidewalls and a bottom. A conductive layer is conformally deposited over the plurality of mesas and the trenches and anisotropically etched to form contacts on the sidewalls of the trenches and depositing source contacts on the upper surfaces of the mesas and a drain contact on a reverse side of the substrate.

摘要翻译： 通过将接触层蚀刻到化合物半导体衬底上的漂移层中以形成多个台面来制造垂直FET，每个台面具有上表面，并且每个相邻的一对台面在其间限定具有侧壁和底部的沟槽。 导电层被共形沉积在多个台面和沟槽上并且各向异性地蚀刻以在沟槽的侧壁上形成接触，并且将沉积源触点放置在台面的上表面上以及在衬底的背面上的漏极接触。

公开(公告)号：US5880029A

公开(公告)日：1999-03-09

申请号：US775054

申请日：1996-12-27

申请人： Kurt Eisenbeiser ,  Jenn-Hwa Huang

发明人： Kurt Eisenbeiser ,  Jenn-Hwa Huang

IPC分类号： H01L21/316 ,  H01L21/318

CPC分类号： H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02274 ,  H01L21/31612 ,  H01L21/31662 ,  H01L21/3185

摘要： A method of passivating semiconductor devices including the steps of providing a semiconductor device having a surface of semiconductor material to be passivated, exposing the surface of semiconductor material to deep ultra-violet (DUV) radiation in an ambiance including oxygen so as to form a layer of oxide on the surface of semiconductor material, and forming a layer of passivation material on the layer of oxide. The DUV oxide forms a different interface with the semiconductor material which significantly improves operating characteristics of the semiconductor device.

摘要翻译： 一种钝化半导体器件的方法，包括以下步骤：提供具有要钝化的半导体材料表面的半导体器件，将半导体材料的表面暴露于包含氧的环境中的深紫外（DUV）辐射，以形成层 的半导体材料表面上的氧化物，并且在氧化物层上形成钝化材料层。 DUV氧化物与半导体材料形成不同的界面，这显着地改善了半导体器件的工作特性。

公开(公告)号：US20120214047A1

公开(公告)日：2012-08-23

申请号：US13461286

申请日：2012-05-01

申请人： BYUNG SUNG KWAK ,  Nety M. Krishna ,  Kurt Eisenbeiser ,  William J. Dauksher ,  Jon Candelaria

发明人： BYUNG SUNG KWAK ,  Nety M. Krishna ,  Kurt Eisenbeiser ,  William J. Dauksher ,  Jon Candelaria

IPC分类号： H01M4/70 ,  H01M2/02

CPC分类号： H01M10/0585 ,  H01M6/40 ,  H01M10/0436 ,  H01M10/052 ,  H01M2300/0068

摘要： Concepts and methods are provided to reduce the cost and complexity of thin film battery (TFB) high volume manufacturing by eliminating and/or minimizing the use of conventional physical (shadow) masks. Laser scribing and other alternative physical maskless patterning techniques meet certain or all of the patterning requirements. In one embodiment, a method of manufacturing thin film batteries comprises providing a substrate, depositing layers corresponding to a thin film battery structure on the substrate, the layers including, in order of deposition, a cathode, an electrolyte and an anode, wherein at least one of the deposited layers is unpatterned by a physical mask during deposition, depositing a protective coating, and scribing the layers and the protective coating. Further, the edges of the layers may be covered by an encapsulation layer. Furthermore, the layers may be deposited on two substrates and then laminated to form the thin film battery.

摘要翻译： 提供了概念和方法，以通过消除和/或最小化常规物理（阴影）掩模的使用来降低薄膜电池（TFB）大批量制造的成本和复杂性。 激光划线和其他可选的物理无掩模图案化技术满足某些或所有图案化要求。 在一个实施例中，制造薄膜电池的方法包括提供衬底，在衬底上沉积与薄膜电池结构相对应的层，所述层按沉积顺序包括阴极，电解质和阳极，其中至少 沉积层中的一个在沉积期间由物理掩模未图案化，沉积保护涂层，以及划刻层和保护涂层。 此外，层的边缘可以被封装层覆盖。 此外，可以将这些层沉积在两个基板上，然后层压以形成薄膜电池。

公开(公告)号：US07105866B2

公开(公告)日：2006-09-12

申请号：US10911624

申请日：2004-08-05

申请人： Nada El-Zein ,  Jamal Ramdani ,  Kurt Eisenbeiser ,  Ravindranath Droopad

发明人： Nada El-Zein ,  Jamal Ramdani ,  Kurt Eisenbeiser ,  Ravindranath Droopad

IPC分类号： H01L29/861

CPC分类号： H01L29/882 ,  H01L21/02381 ,  H01L21/02439 ,  H01L21/02488 ,  H01L21/02505 ,  H01L21/02521 ,  H01L21/8258 ,  H01L27/0605

摘要： High quality epitaxial layers of compound semiconductor materials can be grown overlying large silicon wafers by first growing an accommodating buffer layer on a silicon wafer. The accommodating buffer layer is a layer of monocrystalline oxide spaced apart from the silicon wafer by an amorphous interface layer of silicon oxide. The amorphous interface layer dissipates strain and permits the growth of a high quality monocrystalline oxide accommodating buffer layer. Any lattice mismatch between the accommodating buffer layer and the underlying silicon substrate is taken care of by the amorphous interface layer.

摘要翻译： 通过首先在硅晶片上生长容纳缓冲层，可以将复合半导体材料的高质量外延层生长在大的硅晶片上。 容纳缓冲层是通过氧化硅的非晶界面层与硅晶片间隔开的单晶氧化物层。 非晶界面层消耗应变并允许高质量单晶氧化物容纳缓冲层的生长。 通过非晶界面层处理容纳缓冲层和底层硅衬底之间的任何晶格失配。

公开(公告)号：US06432546B1

公开(公告)日：2002-08-13

申请号：US09624527

申请日：2000-07-24

申请人： Ramoothy Ramesh ,  Yu Wang ,  Jeffrey M. Finder ,  Kurt Eisenbeiser ,  Zhiyi Yu ,  Ravindranath Droopad

发明人： Ramoothy Ramesh ,  Yu Wang ,  Jeffrey M. Finder ,  Kurt Eisenbeiser ,  Zhiyi Yu ,  Ravindranath Droopad

IPC分类号： B32B900

CPC分类号： B32B9/00 ,  H01L21/31691 ,  H01L28/56 ,  H01L41/0478 ,  H01L41/0815 ,  H01L41/1876 ,  H01L41/319

摘要： A high quality epitaxial layer of monocrystalline Pb(Zr,Ti)O3 can be grown overlying large silicon wafers by first growing an strontium titanate layer on a silicon wafer. The strontium titanate layer is a monocrystalline layer spaced apart from the silicon wafer by an amorphous interface layer of silicon oxide.

摘要翻译： 通过首先在硅晶片上生长钛酸锶层，可以将大量的单晶Pb（Zr，Ti）O 3的高品质外延层生长在大的硅晶片上。 钛酸锶层是通过硅氧化物的非晶界面层与硅晶片隔开的单晶层。

公开(公告)号：US08168318B2

公开(公告)日：2012-05-01

申请号：US12257049

申请日：2008-10-23

申请人： Byung Sung Kwak ,  Nety M. Krishna ,  Kurt Eisenbeiser ,  William J. Dauksher ,  Jon Candelaria

发明人： Byung Sung Kwak ,  Nety M. Krishna ,  Kurt Eisenbeiser ,  William J. Dauksher ,  Jon Candelaria

IPC分类号： H01M6/16 ,  H01M6/18 ,  H01M6/46

CPC分类号： H01M10/0585 ,  H01M6/40 ,  H01M10/0436 ,  H01M10/052 ,  H01M2300/0068

摘要： Concepts and methods are provided to reduce the cost and complexity of thin film battery (TFB) high volume manufacturing by eliminating and/or minimizing the use of conventional physical (shadow) masks. Laser scribing and other alternative physical maskless patterning techniques meet certain or all of the patterning requirements. In one embodiment, a method of manufacturing thin film batteries comprises providing a substrate, depositing layers corresponding to a thin film battery structure on the substrate, the layers including, in order of deposition, a cathode, an electrolyte and an anode, wherein at least one of the deposited layers is unpatterned by a physical mask during deposition, depositing a protective coating, and scribing the layers and the protective coating. Further, the edges of the layers may be covered by an encapsulation layer. Furthermore, the layers may be deposited on two substrates and then laminated to form the thin film battery.

摘要翻译： 提供了概念和方法，以通过消除和/或最小化常规物理（阴影）掩模的使用来降低薄膜电池（TFB）大批量制造的成本和复杂性。 激光划线和其他可选的物理无掩模图案化技术满足某些或所有图案化要求。 在一个实施例中，制造薄膜电池的方法包括提供衬底，在衬底上沉积与薄膜电池结构相对应的层，所述层按沉积顺序包括阴极，电解质和阳极，其中至少 沉积层中的一个在沉积期间由物理掩模未图案化，沉积保护涂层，以及划刻层和保护涂层。 此外，层的边缘可以被封装层覆盖。 此外，可以将这些层沉积在两个基板上，然后层压以形成薄膜电池。