利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.018 秒)

    Thin film oxide interface
    1.
    发明申请
    Thin film oxide interface 失效
    薄膜氧化物界面

    公开(公告)号：US20050136695A1

    公开(公告)日：2005-06-23

    申请号：US11046571

    申请日：2005-01-28

    申请人： Pooran Joshi ,  John Hartzell ,  Masahiro Adachi ,  Yoshi Ono

    发明人： Pooran Joshi ,  John Hartzell ,  Masahiro Adachi ,  Yoshi Ono

    IPC分类号： H01L21/316 ,  H01L21/336 ,  H01L29/49 ,  H01L29/786 ,  H01L23/58 ,  H01L21/26 ,  H01L21/324 ,  H01L21/42 ,  H01L21/477

    CPC分类号： H01L29/66757 ,  H01L29/4908 ,  H01L29/66772

    摘要： An oxide interface and a method for fabricating an oxide interface are provided. The method comprises forming a silicon layer and an oxide layer overlying the silicon layer. The oxide layer is formed at a temperature of less than 400° C. using an inductively coupled plasma source. In some aspects of the method, the oxide layer is more than 20 nanometers (nm) thick and has a refractive index between 1.45 and 1.47. In some aspects of the method, the oxide layer is formed by plasma oxidizing the silicon layer, producing plasma oxide at a rate of up to approximately 4.4 nm per minute (after one minute). In some aspects of the method, a high-density plasma enhanced chemical vapor deposition (HD-PECVD) process is used to form the oxide layer. In some aspects of the method, the silicon and oxide layers are incorporated into a thin film transistor.

    摘要翻译： 提供氧化物界面和制造氧化物界面的方法。 该方法包括形成硅层和覆盖硅层的氧化物层。 使用电感耦合等离子体源在低于400℃的温度下形成氧化物层。 在该方法的一些方面，氧化物层的厚度大于20纳米（nm），折射率在1.45和1.47之间。 在该方法的一些方面，通过等离子体氧化硅层形成氧化物层，以每分钟高达约4.4nm的速率产生等离子体氧化物（1分钟后）。 在该方法的某些方面，使用高密度等离子体增强化学气相沉积（HD-PECVD）工艺来形成氧化物层。 在该方法的一些方面，将硅和氧化物层结合到薄膜晶体管中。

    High-luminescence silicon electroluminescence device
    3.
    发明申请
    High-luminescence silicon electroluminescence device 失效
    高发光硅电致发光器件

    公开(公告)号：US20060189014A1

    公开(公告)日：2006-08-24

    申请号：US11066713

    申请日：2005-02-24

    申请人： Tingkai Li ,  Pooran Joshi ,  Wei Gao ,  Yoshi Ono ,  Sheng Hsu

    发明人： Tingkai Li ,  Pooran Joshi ,  Wei Gao ,  Yoshi Ono ,  Sheng Hsu

    IPC分类号： H01L21/00

    CPC分类号： H01L31/03046 ,  Y02E10/544 ,  Y02P70/521

    摘要： A method for forming a high-luminescence Si electroluminescence (EL) phosphor is provided, with an EL device made from the Si phosphor. The method comprises: depositing a silicon-rich oxide (SRO) film, with Si nanocrystals, having a refractive index in the range of 1.5 to 2.1, and a porosity in the range of 5 to 20%; and, post-annealing the SRO film in an oxygen atmosphere. DC-sputtering or PECVD processes can be used to deposit the SRO film. In one aspect the method further comprises: HF buffered oxide etching (BOE) the SRO film; and, re-oxidizing the SRO film, to form a SiO2 layer around the Si nanocrystals in the SRO film. In one aspect, the SRO film is re-oxidized by annealing in an oxygen atmosphere. In this manner, a layer of SiO2 is formed around the Si nanocrystals having a thickness in the range of 1 to 5 nanometers (nm).

    摘要翻译： 提供一种用于形成高发光Si电致发光（EL）荧光体的方法，其具有由Si荧光体制成的EL器件。 该方法包括：用Si纳米晶体沉积富含氧的氧化物（SRO）膜，折射率在1.5至2.1范围内，孔隙率在5至20％的范围内; 并且在氧气氛中对SRO膜进行后退火。 DC溅射或PECVD工艺可用于沉积SRO膜。 在一个方面，该方法还包括：HF缓冲氧化物蚀刻（BOE）SRO膜; 并且再次氧化SRO膜，以在SRO膜中的Si纳米晶体周围形成SiO 2层。 在一个方面，SRO膜通过在氧气气氛中退火再次氧化。 以这种方式，在具有1至5纳米（nm）范围内的厚度的Si纳米晶体周围形成SiO 2层。

    Charge trap non-volatile memory structure for 2 bits per transistor
    4.
    发明申请
    Charge trap non-volatile memory structure for 2 bits per transistor 审中-公开
    电荷陷阱非易失性存储器结构，每个晶体管2位

    公开(公告)号：US20050205969A1

    公开(公告)日：2005-09-22

    申请号：US10805158

    申请日：2004-03-19

    申请人： Yoshi Ono ,  John Conley ,  Pooran Joshi

    发明人： Yoshi Ono ,  John Conley ,  Pooran Joshi

    IPC分类号： H01L21/8247 ,  H01L21/28 ,  H01L21/336 ,  H01L23/58 ,  H01L27/115 ,  H01L29/51 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

    CPC分类号： H01L29/66833 ,  G11C16/0475 ,  H01L29/40117 ,  H01L29/517 ,  H01L29/792 ,  H01L29/7923

    摘要： The present invention discloses a non-volatile memory cell structure utilizing a charge trapping high-k dielectric in the place of the triple film stack (tunnel dielectric layer/charge trapping layer/blocking layer). The charge trapping characteristic of the high-k dielectric can be further improved by exposing the high-k dielectric layer to an treatment process such as a plasma exposure using excited state oxygen (e.g. oxygen plasma) ambient. By using a single layer as the charge trapping gate dielectric, the present invention presents a simple and inexpensive solution that permits device scaling to very small dimensions, together with the ease of device fabrication processes. The present invention also discloses the fabrication process for the charge trapping high-k gate dielectric non-volatile memory cell structure, applicable to bulk device, TFT device or SOI device.

    摘要翻译： 本发明公开了一种利用电荷捕获高k电介质代替三层膜堆叠（隧道介电层/电荷俘获层/阻挡层）的非易失性存储单元结构。 通过将高k介电层暴露于诸如使用激发态氧（例如氧等离子体）环境的等离子体暴露的处理过程，可以进一步提高高k电介质的电荷捕获特性。 通过使用单层作为电荷捕获栅极电介质，本发明提供了一种简单且便宜的解决方案，其允许将器件缩放到非常小的尺寸，以及器件制造工艺的容易性。 本发明还公开了适用于体器件，TFT器件或SOI器件的电荷俘获高k栅介质非易失性存储单元结构的制造工艺。

    Enhanced thin-film oxidation process
    5.
    发明申请
    Enhanced thin-film oxidation process 有权
    增强薄膜氧化工艺

    公开(公告)号：US20060110939A1

    公开(公告)日：2006-05-25

    申请号：US11327612

    申请日：2006-01-06

    申请人： Pooran Joshi ,  Apostolos Voutsas ,  John Hartzell

    发明人： Pooran Joshi ,  Apostolos Voutsas ,  John Hartzell

    IPC分类号： H01L21/31

    CPC分类号： H01L21/31608 ,  H01L21/02164 ,  H01L21/02323 ,  H01L21/0234 ,  H01L21/02359 ,  H01L21/3105 ,  H01L21/31662

    摘要： A method is provided for additionally oxidizing a thin-film oxide. The method includes: providing a substrate; depositing an MyOx (M oxide) layer overlying the substrate, where M is a solid element having an oxidation state in a range of +2 to +5; treating the MyOx layer to a high density plasma (HDP) source; and, forming an MyOk layer in response to the HDP source, where k>x. In one aspect, the method further includes decreasing the concentration of oxide charge in response to forming the MyOk layer. In another aspect, the MyOx layer is deposited with an impurity N, and the method further includes creating volatile N oxides in response to forming the MyOk layer. For example, the impurity N may be carbon and the method creates a volatile carbon oxide.

    摘要翻译： 提供了另外氧化薄膜氧化物的方法。 该方法包括：提供衬底; 沉积覆盖衬底的MyOx（M氧化物）层，其中M是具有+2至+5范围内的氧化态的固体元素; 将MyOx层处理成高密度等离子体（HDP）源; 并且响应于HDP源形成MyOk层，其中k> x。 在一个方面，该方法还包括响应于形成MyOk层而降低氧化物电荷的浓度。 在另一方面，MyOx层沉积有杂质N，并且该方法还包括响应于形成MyOk层而产生挥发性N氧化物。 例如，杂质N可以是碳，并且该方法产生挥发性碳氧化物。

    High-density plasma oxidation for enhanced gate oxide performance
    6.
    发明申请
    High-density plasma oxidation for enhanced gate oxide performance 有权
    高密度等离子体氧化，提高栅极氧化性能

    公开(公告)号：US20050218406A1

    公开(公告)日：2005-10-06

    申请号：US11139726

    申请日：2005-05-26

    申请人： Pooran Joshi ,  Apostolos Voutsas ,  John Hartzell

    发明人： Pooran Joshi ,  Apostolos Voutsas ,  John Hartzell

    IPC分类号： H01L21/336 ,  H01L21/84 ,  H01L29/786

    CPC分类号： H01L29/78642 ,  C23C16/24 ,  C23C16/45523 ,  C23C16/509 ,  H01L21/02164 ,  H01L21/0234 ,  H01L21/049 ,  H01L21/31612 ,  H01L29/66666 ,  H01L29/6675

    摘要： A method is provided for forming a low-temperature vertical gate insulator in a vertical thin-film transistor (V-TFT) fabrication process. The method comprises: forming a gate, having vertical sidewalls and a top surface, overlying a substrate insulation layer; depositing a silicon oxide thin-film gate insulator overlying the gate; plasma oxidizing the gate insulator at a temperature of less than 400° C., using a high-density plasma source; forming a first source/drain region overlying the gate top surface; forming a second source/drain region overlying the substrate insulation layer, adjacent a first gate sidewall; and, forming a channel region overlying the first gate sidewall, in the gate insulator interposed between the first and second source/drain regions. When the silicon oxide thin-film gate insulator is deposited overlying the gate a Si oxide layer, a low temperature deposition process can be used, so that a step-coverage of greater than 65% can be obtained.

    摘要翻译： 提供一种用于在垂直薄膜晶体管（V-TFT）制造工艺中形成低温垂直栅极绝缘体的方法。 该方法包括：形成具有垂直侧壁和顶表面的栅极，覆盖衬底绝缘层; 沉积覆盖栅极的氧化硅薄膜栅极绝缘体; 使用高密度等离子体源在低于400℃的温度下等离子体氧化栅极绝缘体; 形成覆盖所述栅极顶表面的第一源极/漏极区域; 在第一栅极侧壁附近形成覆盖衬底绝缘层的第二源极/漏极区域; 以及在位于第一和第二源极/漏极区之间的栅极绝缘体中形成覆盖第一栅极侧壁的沟道区。 当氧化硅薄膜栅极绝缘体沉积在栅极上覆盖Si氧化物层时，可以使用低温沉积工艺，从而可以获得大于65％的阶梯覆盖率。

    High density plasma non-stoichiometric SiOxNy films
    8.
    发明申请
    High density plasma non-stoichiometric SiOxNy films 有权
    高密度等离子体非化学计量的SiOxNy薄膜

    公开(公告)号：US20070155137A1

    公开(公告)日：2007-07-05

    申请号：US11698623

    申请日：2007-01-26

    申请人： Pooran Joshi ,  Apostolos Voutsas ,  John Hartzell

    发明人： Pooran Joshi ,  Apostolos Voutsas ,  John Hartzell

    IPC分类号： H01L21/20

    CPC分类号： G02B1/10 ,  C23C16/308 ,  C23C16/509 ,  G02B1/11

    摘要： A high-density plasma method is provided for forming a SiOXNY thin-film. The method provides a substrate and introduces a silicon (Si) precursor. A thin-film is deposited overlying the substrate, using a high density (HD) plasma-enhanced chemical vapor deposition (PECVD) process. As a result, a SiOXNY thin-film is formed, where (X+Y 0). The SiOXNY thin-film can be stoichiometric or non-stoichiometric. The SiOXNY thin-film can be graded, meaning the values of X and Y vary with the thickness of the SiOXNY thin-film. Further, the process enables the in-situ deposition of a SiOXNY thin-film multilayer structure, where the different layers may be stoichiometric, non-stoichiometric, graded, and combinations of the above-mentioned types of SiOXNY thin-films.

    摘要翻译： 提供了高密度等离子体法，用于形成SiO x N N Y Y薄膜。 该方法提供衬底并引入硅（Si）前体。 使用高密度（HD）等离子体增强化学气相沉积（PECVD）工艺将薄膜沉积在衬底上。 结果，形成SiO（X + Y <2和Y> 0）的SiO N 薄膜。 SiO 2薄膜可以是化学计量的或非化学计量的。 SiO 2薄膜可以分级，这意味着X和Y的值随着SiO 2 X N的厚度而变化， SUB> Y 薄膜。 此外，该方法能够实现SiO 2薄膜多层结构的原位沉积，其中不同的层可以是化学计量的，非化学计量的，分级的， 以及上述类型的SiO x N N Y Y薄膜的组合。

    High density plasma grown silicon nitride
    9.
    发明申请
    High density plasma grown silicon nitride 审中-公开
    高密度等离子体生长氮化硅

    公开(公告)号：US20060079100A1

    公开(公告)日：2006-04-13

    申请号：US11218111

    申请日：2005-09-01

    申请人： Pooran Joshi ,  Apostolos Voutsas ,  John Hartzell

    发明人： Pooran Joshi ,  Apostolos Voutsas ,  John Hartzell

    IPC分类号： H01L21/469

    CPC分类号： H01L21/0217 ,  C23C16/24 ,  C23C16/45523 ,  C23C16/509 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/02329 ,  H01L21/0234 ,  H01L21/049 ,  H01L29/66666 ,  H01L29/6675

    摘要： A method is provided for forming a silicon nitride (SiNx) film. The method comprises: providing a Si substrate or Si film layer; optionally maintaining a substrate temperature of about 400 degrees C., or less; performing a high-density (HD) nitrogen plasma process where a top electrode is connected to an inductively coupled HD plasma source; and, forming a grown layer of SiNx overlying the substrate. More specifically, the HD nitrogen plasma process includes using an inductively coupled plasma (ICP) source to supply power to a top electrode, independent of the power and frequency of the power that is supplied to the bottom electrode, in an atmosphere with a nitrogen source gas. The SiNx layer can be grown at an initial growth rate of at least about 20 Å in about the first minute.

    摘要翻译： 提供了形成氮化硅（SiNx）膜的方法。 该方法包括：提供Si衬底或Si膜层; 可选地保持约400℃或更低的衬底温度; 执行高电压（HD）氮等离子体处理，其中顶电极连接到感应耦合的HD等离子体源; 并且在衬底上形成SiN x的生长层。 更具体地说，HD氮等离子体处理包括使用电感耦合等离子体（ICP）源，在氮源的气氛中，独立于供给底部电极的功率的功率和频率，向顶部电极供电 加油站。 SiNx层可以在大约第一分钟内以至少约的初始生长速率生长。