公开(公告)号：US5661088A

公开(公告)日：1997-08-26

申请号：US583835

申请日：1996-01-11

申请人： Theodore G. Tessier ,  Kenneth Kaskoun ,  David A. Jandzinski

发明人： Theodore G. Tessier ,  Kenneth Kaskoun ,  David A. Jandzinski

IPC分类号： H01L21/48 ,  H01L23/31 ,  H01L23/498 ,  H05K3/36 ,  H05K3/40 ,  H05K3/30

CPC分类号： H01L23/3121 ,  H01L21/4846 ,  H01L23/49827 ,  H01L23/49866 ,  H05K3/4084 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/01078 ,  H01L2924/01079 ,  H05K2201/0367 ,  H05K2201/0394 ,  H05K2201/0397 ,  H05K2203/063 ,  H05K3/363 ,  Y10T29/49146 ,  Y10T29/49167

摘要： A method of packaging an electronic component includes forming a hole (24) in a substrate (21) having a first surface (22) opposite a second surface (23) and disposing and patterning a malleable layer (26) over the first surface (22) and over the hole (24) of the substrate (21). The malleable layer (26) has a third surface (27) opposite a fourth surface (28). A portion (29) of the fourth surface (28) is exposed by the hole (24) in the substrate (21). An electrically conductive layer is simultaneously disposed over the portion (29) of the fourth surface (28) and over a different portion of the third surface (27) of the malleable layer (26). The malleable layer (26) is deformed into the hole (24). Then, a semiconductor die (43) is coupled to the malleable layer (26), and an underencapsulant (37) is disposed under the semiconductor die (43) and over the hole (24).

摘要翻译： 包装电子部件的方法包括在具有与第二表面（23）相对的第一表面（22）的衬底（21）中形成孔（24），并在第一表面（22）上设置和图案化可延展层（26） ）和衬底（21）的孔（24）之上。 可延展层（26）具有与第四表面（28）相对的第三表面（27）。 第四表面（28）的一部分（29）由衬底（21）中的孔（24）露出。 导电层同时设置在第四表面（28）的部分（29）上并且在可锻延层（26）的第三表面（27）的不同部分之上。 延展层（26）变形成孔（24）。 然后，将半导体管芯（43）与可延展层（26）连接，并且在半导体管芯（43）的下方和孔（24）的下方配置有未封装（37）。

公开(公告)号：US5816478A

公开(公告)日：1998-10-06

申请号：US465488

申请日：1995-06-05

申请人： Kenneth Kaskoun ,  David A. Jandzinski ,  John W. Stafford

发明人： Kenneth Kaskoun ,  David A. Jandzinski ,  John W. Stafford

IPC分类号： H01L21/60 ,  B23K1/20 ,  H05K3/24 ,  H05K3/34 ,  B23K31/02

CPC分类号： B23K1/20 ,  B23K2201/40 ,  H01L2224/81193 ,  H01L2224/81385 ,  H05K3/244 ,  H05K3/3436

摘要： A method for flip-chip bonding of two electronic components (27,28) does not use a flux material. A substrate (13) of one electronic component (28) is roughened during processing to provide an improved adhesive surface for a solder ball (12). The roughened pattern is replicated by additional conductive layers formed over the substrate or in an alternate embodiment may be formed on one of the intermediary or top conductive layers. Tacking pressure is applied to the two components so the solder ball (12) will be affixed to the roughened surface and provide a temporary bond. This bond ensures the surfaces of the two electrical components remain in contact with each other during reflow of the solder ball (12) to form a permanent bond.

摘要翻译： 用于两个电子部件（27,28）的倒装芯片接合的方法不使用焊剂材料。 一个电子部件（28）的基板（13）在加工期间被粗糙化，以提供用于焊球（12）的改进的粘合剂表面。 粗糙图案由在衬底上形成的附加导电层复制，或者在替代实施例中可以形成在中间导电层或顶层导电层之一上。 对两个部件施加粘合压力，使得焊球（12）将固定到粗糙表面并提供临时粘合。 该焊接确保两个电气部件的表面在焊球（12）的回流期间保持彼此接触以形成永久接合。

公开(公告)号：US20100261310A1

公开(公告)日：2010-10-14

申请号：US12822000

申请日：2010-06-23

申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Bart Swinnen

发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Bart Swinnen

IPC分类号： H01L21/50 ,  H01L21/768

CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L2224/06181 ,  H01L2924/0002 ,  H01L2924/00

摘要： A multi-tiered IC device contains a first die including a substrate with a first and second set of vias. The first set of vias extends from one side of the substrate, and the second set of vias extend from an opposite side of the substrate. Both sets of vias are coupled together. The first set of vias are physically smaller than the second set of vias. The first set of vias are produced prior to circuitry on the die, and the second set of vias are produced after circuitry on the die. A second die having a set of interconnects is stacked relative to the first die in which the interconnects couple to the first set of vias.

摘要翻译： 多层IC器件包含第一裸片，其包括具有第一组和第二组通孔的衬底。 第一组通孔从衬底的一侧延伸，并且第二组通孔从衬底的相对侧延伸。 两组通孔耦合在一起。 第一组通孔在物理上小于第二组通孔。 第一组通孔在芯片上的电路之前产生，并且第二组通孔在芯片上的电路之后产生。 具有一组互连件的第二管芯相对于第一管芯堆叠，其中互连件耦合到第一组通孔。

公开(公告)号：US20100059869A1

公开(公告)日：2010-03-11

申请号：US12206914

申请日：2008-09-09

申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

IPC分类号： H01L23/52 ,  H01L21/50 ,  H02H9/04 ,  H01L23/538

CPC分类号： H01L23/481 ,  H01L21/76898 ,  H01L23/60 ,  H01L24/06 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01093 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05552

摘要： An electrostatic discharge (ESD) protection device is fabricated in a vertical space between active layers of stacked semiconductor dies thereby utilizing space that would otherwise be used only for communication purposes. The vertical surface area of the through silicon vias (TSVs) is used for absorbing large voltages resulting from ESD events. In one embodiment, an ESD diode is created in a vertical TSV between active layers of the semiconductor dies of a stacked device. This ESD diode can be shared by circuitry on both semiconductor dies of the stack thereby saving space and reducing die area required by ESD protection circuitry.

摘要翻译： 在堆叠的半导体管芯的有源层之间的垂直空间中制造静电放电（ESD）保护装置，从而利用否则将仅用于通信目的的空间。 通过硅通孔（TSV）的垂直表面积用于吸收由ESD事件引起的大电压。 在一个实施例中，在层叠器件的半导体管芯的有源层之间的垂直TSV中产生ESD二极管。 该ESD二极管可以由堆叠的两个半导体管芯上的电路共享，从而节省了ESD保护电路所需的空间和减小管芯面积。

公开(公告)号：US07019387B1

公开(公告)日：2006-03-28

申请号：US10076896

申请日：2002-02-14

申请人： Jeffrey Alan Miks ,  Kenneth Kaskoun ,  John Miranda

发明人： Jeffrey Alan Miks ,  Kenneth Kaskoun ,  John Miranda

IPC分类号： H01L23/45

CPC分类号： H01L23/49551 ,  H01L23/3107 ,  H01L23/49575 ,  H01L24/48 ,  H01L2224/05554 ,  H01L2224/48091 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01R13/50 ,  H01R13/6658 ,  H01R43/24 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A lead-frame connector and circuit module assembly allows fabrication of a pin-connector type circuit module without a circuit board substrate and discrete connector. One or more integrated circuit dies are attached to a metal lead-frame assembly and the die interconnects are wire-bonded to interconnect points on the lead-frame assembly. Connector pins formed on an extension of the lead-frame assembly provide an electrical interface to a mating connector without requiring a separate connector mounted on a substrate. An extension of the lead-frame assembly out of the circuit interconnect plane provides a multi-row pin connector in applications where a multi-row connector is needed.

摘要翻译： 引线框架连接器和电路模块组件允许制造没有电路板基板和分立连接器的针式连接器型电路模块。 一个或多个集成电路管芯连接到金属引线框架组件，并且管芯互连线被引线接合到引线框架组件上的互连点。 形成在引线框架组件的延伸部上的连接器销提供与配合连接器的电接口，而不需要安装在基板上的单独连接器。 引线框架组件从电路互连平面的延伸在需要多行连接器的应用中提供多列引脚连接器。

公开(公告)号：US08717057B2

公开(公告)日：2014-05-06

申请号：US12192719

申请日：2008-08-15

申请人： Kenneth Kaskoun ,  Sanjay K. Jha

发明人： Kenneth Kaskoun ,  Sanjay K. Jha

IPC分类号： G01R31/26

CPC分类号： G01R31/318513 ,  G01R31/3187 ,  H01L25/0652 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06596 ,  H01L2924/0002 ,  H01L2924/00

摘要： By constructing a universal test circuit on a tester chip, and stacking the tester chip in an IC package together with operational circuit chips to be tested, the problems inherent with external IC testing are reduced. The tester chip can be standardized across a number of different chip combinations and, if desired, pre-programmed during manufacturing for a particular package. The tester chip interfaces to other chips in the stack advantageously are standardized.

摘要翻译： 通过在测试器芯片上构建通用测试电路，并将测试器芯片与待测试的操作电路芯片一起堆叠在IC封装中，降低了外部IC测试所固有的问题。 测试器芯片可以跨许多不同的芯片组合进行标准化，并且如果需要，可以在针对特定封装的制造期间进行预编程。 测试器芯片与堆叠中的其他芯片的接口有利地被标准化。

公开(公告)号：US20100174661A1

公开(公告)日：2010-07-08

申请号：US12629383

申请日：2009-12-02

申请人： Kenneth Kaskoun ,  Barry Matsumori ,  Nicholas Yu ,  Matthew Nowak

发明人： Kenneth Kaskoun ,  Barry Matsumori ,  Nicholas Yu ,  Matthew Nowak

IPC分类号： H04B7/00 ,  G06Q99/00

CPC分类号： G06Q30/02 ,  G06Q30/0185

摘要： A device wirelessly broadcasts branding information associated with a consumer product attached to the device. The branding information is sent to a receiver located remotely from the product.

摘要翻译： 设备无线地广播与附接到设备的消费者产品相关联的品牌信息。 品牌信息被发送到远离产品的接收器。

公开(公告)号：US20100127937A1

公开(公告)日：2010-05-27

申请号：US12277447

申请日：2008-11-25

申请人： Arvind Chandrasekaran ,  Kenneth Kaskoun ,  Shiqun Gu

发明人： Arvind Chandrasekaran ,  Kenneth Kaskoun ,  Shiqun Gu

IPC分类号： H01Q1/36 ,  H01Q23/00 ,  H01P11/00 ,  H01L21/00

CPC分类号： H01Q1/2283 ,  G06K19/07775 ,  G06K19/07779 ,  H01L23/481 ,  H01L23/585 ,  H01L23/645 ,  H01L23/66 ,  H01L25/0657 ,  H01L28/10 ,  H01L2223/6677 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/19015 ,  H01Q7/00 ,  Y10T29/49016 ,  H01L2924/00

摘要： An antenna structure is integrated in a semiconductor chip. The antenna structure is formed by at least one of: a) one or more through-silicon vias (TSVs), and b) one or more crack stop structures. In certain embodiments, the antenna structure includes an antenna element formed by the TSVs. The antenna structure may further include a directional element formed by the crack stop structure. In certain other embodiments, the antenna structure includes an antenna element formed by the crack stop structure, and the antenna structure may further include a directional element formed by the TSVs.

摘要翻译： 天线结构集成在半导体芯片中。 天线结构由以下至少一种形成：a）一个或多个穿硅通孔（TSV），以及b）一个或多个裂纹停止结构。 在某些实施例中，天线结构包括由TSV形成的天线元件。 天线结构还可以包括由裂纹停止结构形成的方向元件。 在某些其他实施例中，天线结构包括由裂缝停止结构形成的天线元件，并且天线结构还可以包括由TSV形成的定向元件。

公开(公告)号：US20090322366A1

公开(公告)日：2009-12-31

申请号：US12147918

申请日：2008-06-27

申请人： Kenneth Kaskoun ,  Sanjay K. Jha

发明人： Kenneth Kaskoun ,  Sanjay K. Jha

IPC分类号： G01R31/26

CPC分类号： G01R31/2884 ,  G01R31/3025

摘要： By constructing a universal test circuit on a tester chip, and stacking the tester chip in an IC package together with operational circuit chips to be tested, the problems inherent with external IC testing are reduced. The tester chip can be standardizes across a number of different chip combinations and, if desired, pre-programmed during manufacturing for a particular package. The tester chip interfaces to other chips in the stack advantageously are standardized.

摘要翻译： 通过在测试器芯片上构建通用测试电路，并将测试器芯片与待测试的操作电路芯片一起堆叠在IC封装中，降低了外部IC测试所固有的问题。 测试器芯片可以跨越多种不同的芯片组合进行标准化，并且如果需要，可以在特定封装的制造期间预编程。 测试器芯片与堆叠中的其他芯片的接口有利地被标准化。

公开(公告)号：US06624005B1

公开(公告)日：2003-09-23

申请号：US09656253

申请日：2000-09-06

申请人： Vincent DiCaprio ,  Kenneth Kaskoun

发明人： Vincent DiCaprio ,  Kenneth Kaskoun

IPC分类号： H01L2156

CPC分类号： H01L25/50 ,  H01L21/561 ,  H01L23/3121 ,  H01L23/49855 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L2224/05554 ,  H01L2224/05599 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/85399 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06579 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

摘要： Alternative methods for making memory cards for computers and such eliminate a need for a separate external housing and a separate chip encapsulation step and enable more memory to be packaged in a same-sized card. One of said methods includes providing a substrate having opposite first and second surfaces with a memory chip mounted on and in electrical connection with a first surface of said substrate. Said second surface of said substrate is temporarily attached to a first surface of a flat carrier sheet, e.g., an adhesive tape. In one embodiment, a mold having a cavity therein is placed on said first surface of said carrier sheet such that said chip and said first surface of said substrate are enclosed in said cavity between said mold and said carrier sheet. A fluid plastic is introduced into said cavity and cured to encapsulate said chip and at least said first surface of said substrate in a protective, monolithic body of hardened plastic. A completed card is then detached from said carrier sheet.

摘要翻译： 为计算机制造存储卡等的替代方法不需要单独的外壳和单独的芯片封装步骤，并且能够将更多的存储器封装在相同尺寸的卡中。 所述方法之一包括提供具有相对的第一和第二表面的基板，其具有安装在所述基板的第一表面上且与所述基板的第一表面电连接的存储芯片。 所述基板的所述第二表面临时附接到平坦载体片材的第一表面，例如胶带。 在一个实施例中，其中具有空腔的模具放置在所述载体片的所述第一表面上，使得所述基片的所述芯片和所述第一表面被封闭在所述模具和所述载体片材之间的所述空腔中。 将流体塑料引入所述空腔中并固化以将所述芯片和所述基板的至少所述第一表面封装在保护性整体硬化塑料体中。 然后将完成的卡片从所述载体片材上分离。