公开(公告)号：WO1992014261A1

公开(公告)日：1992-08-20

申请号：PCT/US1992001140

申请日：1992-02-10

Applicant: THE BOEING COMPANY

Inventor： THE BOEING COMPANY ,  CECH, Jay, Martin ,  BURNETT, Andrew, Frank

IPC: H01L21/44

CPC classification number: H01L21/486 ,  H01L21/4846 ,  H01L21/7684 ,  H05K3/0023 ,  H05K3/0041 ,  H05K3/06 ,  H05K3/064 ,  H05K3/107 ,  H05K3/16 ,  H05K3/388 ,  H05K3/465 ,  H05K3/467 ,  H05K2201/0376 ,  H05K2201/09563

Abstract: A method of filling features of a substrate to produce a planar patterned surface on said substrate is disclosed. The method includes the steps of: providing a substrate (2) containing a pattern of features (4) defined by a dielectric material (6), depositing thereon a layer of a conductor (12) whereby first portions of the conductive layer (8) cover the dielectric material, second portions of the conductor layer (10) fill the features, and third sidewall portions (12) of the conductive layer connect the first and second portions; coating the substrate with a resist (16) and patterning the resist with a resist pattern similar to said pattern of features; etching away all portions of the conductor layer, except the second portions filling the features, by etching under conditions such that lateral etching of the sidewall portions of the conductor layer is inhibited; and stripping the resist to result in substrate having a substantially planar patterned surface. Planarized multichip modules and integrated circuits are also disclosed.

公开(公告)号：WO1991008588A1

公开(公告)日：1991-06-13

申请号：PCT/US1990002586

申请日：1990-05-09

Applicant: CRAY RESEARCH, INC.

Inventor： CRAY RESEARCH, INC. ,  SHEPHERD, Lloyd, T. ,  AUGUST, Melvin ,  KRUCHOWSKI, James, N.

IPC: H01L23/538

CPC classification number: H05K1/0265 ,  H01L21/4857 ,  H01L23/49866 ,  H01L23/50 ,  H01L23/5383 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/162 ,  H05K1/167 ,  H05K3/388 ,  H05K3/421 ,  H05K3/422 ,  H05K3/4661 ,  H05K3/467 ,  H05K2201/0317 ,  H05K2201/0376 ,  H05K2201/09309 ,  H05K2203/0315 ,  H05K2203/0361 ,  H05K2203/072 ,  H05K2203/0733 ,  Y10S428/901 ,  Y10T428/24917 ,  H01L2924/00

Abstract: The present invention provides an improved method for manufacturing circuit boards with high power, high density interconnects. Printed circuit board technology, integrated circuit technology, and heavy-built electroless plating are combined to produce multilayer circuit boards comprised of substrates with different interconnect densities. In the higher density substrates, thick metallized layers are built-up by combining additive and subtractive techniques. These thicker foils minimize DC voltage drop so that conductors can run for longer distances. The conductors are substantially more square than their thin film equivalents, thus providing better performance for high frequency signals. Power distribution capabilities are enhanced by the present invention, so that circuit boards fully populated with dense, high-speed, high-power integrated circuits (22) can easily be supplied with their necessary power requirements.

公开(公告)号：WO1990012483A1

公开(公告)日：1990-10-18

申请号：PCT/US1990001790

申请日：1990-04-03

Applicant: MASSACHUSETTS INSTITUTE OF TECHNOLOGY

Inventor： MASSACHUSETTS INSTITUTE OF TECHNOLOGY ,  VOLFSON, David ,  SENTURIA, Stephen, D.

IPC: H05K03/46

CPC classification number: H05K3/4682 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5387 ,  H01L2221/68345 ,  H01L2224/1147 ,  H01L2924/01019 ,  H01L2924/3011 ,  H05K3/002 ,  H05K3/0023 ,  H05K3/0041 ,  H05K3/062 ,  H05K3/108 ,  H05K3/205 ,  H05K3/388 ,  H05K3/423 ,  H05K3/467 ,  H05K2201/0154 ,  H05K2201/0355 ,  H05K2201/0394 ,  H05K2201/096 ,  H05K2203/016 ,  H05K2203/0733 ,  H05K2203/095

Abstract: A multi-layer interconnect structure of alternating dielectric (e.g., polyimide) (112) and metal (122, 124, 126) (e.g., copper) is built on a substrate (100) supporting a continuous layer of metal (106). This metal layer (106) is used as an electrode for plating vias (118) through all the dielectric layers (112). Once the desired number of layers are formed, the substrate (112) is removed and the continuous metal layer (106) is patterned. Solid metal vias (118) having nearly vertical side walls can be stacked vertically, producing good electrical and thermal transfer paths and permitting small, closely-spaced conductors. Further, by mixing geometrical shapes of conductors, a variety of useful structures can be achieved, such as controlled impedance transmission lines and multiconductor TAB tape with interconnects on tape of different dimensions from TAB fingers (252).

公开(公告)号：WO2016198870A1

公开(公告)日：2016-12-15

申请号：PCT/GB2016/051702

申请日：2016-06-09

Applicant: SEMBLANT LIMITED

Inventor： ARESTA, Gianfranco ,  HENNIGHAN, Gareth ,  BROOKS, Andrew Simon Hall ,  SINGH, Shailendra Vikram

IPC: H05K3/28

CPC classification number: H05K3/467 ,  C23C16/30 ,  C23C16/505 ,  H05K1/181 ,  H05K3/285 ,  H05K2201/0104 ,  H05K2201/0162 ,  H05K2201/09872 ,  H05K2201/10015 ,  H05K2201/10022 ,  H05K2201/1003 ,  H05K2201/10037 ,  H05K2201/10053 ,  H05K2201/10075 ,  H05K2201/10083 ,  H05K2201/10098 ,  H05K2201/10106 ,  H05K2201/10121 ,  H05K2201/10128 ,  H05K2201/10166 ,  H05K2201/10174 ,  H05K2201/10181 ,  H05K2203/095 ,  H05K2203/121 ,  H05K2203/1322 ,  H05K2203/1338

Abstract: An electrical assembly which has a multi-layer conformal coating on at least one surface of the electrical assembly, wherein each layer of the multi-layer coating is obtainable by plasma deposition of a precursor mixture comprising (a) one or more organosilicon compounds, (b) optionally O 2 , N 2 O, NO 2 , H 2 , NH 3 , N 2 , SiF 4 and/or hexafluoropropylene (HFP), and (c) optionally He, Ar and/or Kr. The chemistry of the resulting plasma-deposited material chemistry can be described by the general formula: SiO x H y C z F a N b . The properties of the conformal coating are tailored by tuning the values of x, y, z, a and b.

Abstract translation: 一种电组件，其在所述电组件的至少一个表面上具有多层共形涂层，其中所述多层涂层的每层可通过等离子体沉积前体混合物获得，所述前体混合物包含（a）一种或多种有机硅化合物， b）任选的O 2，N 2 O，NO 2，H 2，NH 3，N 2，SiF 4和/或六氟丙烯（HFP），和（c）任选的He，Ar和/或Kr。 所得到的等离子体沉积材料的化学性质可以用通式如下来描述：SiOxHyCzFaNb。 通过调整x，y，z，a和b的值来调整保形涂层的性能。

公开(公告)号：WO2016065772A1

公开(公告)日：2016-05-06

申请号：PCT/CN2015/072622

申请日：2015-02-10

Applicant: 京东方科技集团股份有限公司

Inventor： 宁策 ,  高涛

IPC: H01L21/50

CPC classification number: H05K1/028 ,  H05K1/0306 ,  H05K3/007 ,  H05K3/0097 ,  H05K3/06 ,  H05K3/16 ,  H05K3/467 ,  H05K2201/09781 ,  H05K2203/016 ,  H05K2203/167

Abstract: 一种柔性基板贴附方法和柔性基板贴附结构，该柔性基板贴附方法包括以下步骤：采用第一固定结构（4）将柔性基板（2）预固定于载体基板（1）上；在所述柔性基板（2）上形成薄膜，通过构图工艺形成薄膜的图案；所述薄膜的图案同时接触所述柔性基板（2）的至少一部分以及所述载体基板（1）的至少一部分以起到将所述柔性基板（2）加固到载体基板（1）上的作用。在该柔性基板贴附方法中，柔性基板（2）在载体基板（1）上的固定效果好且柔性面板（2）制作完成后易于取下。

公开(公告)号：WO2016031801A1

公开(公告)日：2016-03-03

申请号：PCT/JP2015/073800

申请日：2015-08-25

Applicant: 住友金属鉱山株式会社

Inventor： 大上　秀晴

IPC: G06F3/041 ,  B32B7/02 ,  G06F3/044 ,  H01B5/14 ,  H01B13/00

CPC classification number: H05K1/0274 ,  B32B7/02 ,  B32B2307/412 ,  B32B2307/418 ,  B32B2309/105 ,  C23C14/0036 ,  C23C14/08 ,  C23C14/185 ,  C23C14/24 ,  C23C14/352 ,  C23C14/562 ,  C23C28/021 ,  C23C28/023 ,  G06F3/041 ,  G06F3/044 ,  G06F3/045 ,  G06F2203/04103 ,  H05K1/09 ,  H05K3/06 ,  H05K3/467 ,  H05K2201/0108 ,  H05K2201/0338 ,  H05K2201/09681 ,  H05K2201/10128 ,  H05K2201/10151

Abstract: 【課題】高輝度照明下においても金属製細線から成る回路パターンが視認され難い電極基板フィルムとこれに用いる積層体フィルムを提供する。 【解決手段】透明基板52と金属製の積層細線を有する電極基板フィルムは、積層細線が、線幅20μｍ以下で透明基板側から数えて第1層目の膜厚が20ｎｍ以上30ｎｍ以下である金属吸収層51と第2層目の金属層50を有し、可視波長領域（400～780ｎｍ）における金属吸収層の光学定数が、波長400ｎｍの屈折率が2.0～2.2、消衰係数が1.8～2.1、波長500ｎｍの屈折率が2.4～2.7、消衰係数が1.9～2.3、波長600ｎｍの屈折率が2.8～3.2、消衰係数が1.9～2.5、波長700ｎｍの屈折率が3.2～3.6、消衰係数が1.7～2.5、波長780ｎｍの屈折率が3.5～3.8、消衰係数が1.5～2.4で、透明基板と金属吸収層の界面反射による可視波長領域の平均反射率が20％以下、可視波長領域の最高透過率と最低透過率の差が10％以下であることを特徴とする。

Abstract translation: 为了提供即使在高强度照明下也难以看见包括细金属线的电路图形的电极基片，以及用于电极基片的叠层膜。 [方案]具有透明基板52和由金属制成的层叠薄线的电极基板薄膜，其特征在于，所述层叠薄线的线宽为20μm以下，具有第一金属吸收层51， 20-30nm，第二金属层50，从透明基板侧计数; 并且可见光波长区域（400-780nm）中的金属吸收层的光学常数使得波长400nm处的折射率和消光系数分别为2.0-2.2和1.8-2.1，折射率 波长500nm处的消光系数分别为2.4-2.7和1.9-2.3，波长600nm处的折射率和消光系数分别为2.8-3.2和1.9-2.5，折射率和 波长700nm的消光系数分别为3.2-3.6和1.7-2.5，波长780nm处的折射率和消光系数分别为3.5-3.8和1.5-2.4，可见波长区域的平均反射率 由于透明基板和金属吸收层之间的界面反射为20％以下，可见光波长区域的最大透射率与最小透射率之差为10％以下。

公开(公告)号：WO2015117468A1

公开(公告)日：2015-08-13

申请号：PCT/CN2014/092038

申请日：2014-11-24

Applicant: 京东方科技集团股份有限公司 ,  合肥鑫晟光电科技有限公司

Inventor： 刘国冬

IPC: G06F3/044 ,  G06F3/041

CPC classification number: G06F3/044 ,  G06F3/041 ,  G06F2203/04103 ,  G06F2203/04104 ,  H05K3/027 ,  H05K3/4647 ,  H05K3/467 ,  H05K2201/0108 ,  H05K2201/0326 ,  H05K2201/10128 ,  H05K2203/0361 ,  H05K2203/0502

Abstract: 本发明实施例公开了一种触摸屏及其制造方法、触摸显示装置，涉及显示领域，无需搭桥，透过率高，工艺制程简单，不仅可降低生产成本，而且量产化良率高。本发明实施例提供的触摸屏，包括：透明基板；第一图案化透明导电层、图案化的绝缘层以及第二图案化的透明导电层，它们依次形成于所述透明基板之上，其中，所述第一图案化的透明导电层和所述第二图案化的透明导电层中，其一形成有多个驱动线，另一形成有多个感应线；所述绝缘层的图案与所述第一图案化的透明导电层的图案一致，或者与所述第二图案化的透明导电层的图案一致。

公开(公告)号：WO2014088357A1

公开(公告)日：2014-06-12

申请号：PCT/KR2013/011247

申请日：2013-12-06

Applicant: 타이코에이엠피(유) ,  주식회사 태우이앤피

Inventor： 최양윤 ,  백옥기

IPC: H05K1/09 ,  H05K3/46 ,  H05K7/20

CPC classification number: H05K1/0298 ,  C23C18/1637 ,  C23C18/1653 ,  C23C18/54 ,  C25D5/02 ,  H05K1/0206 ,  H05K1/0251 ,  H05K1/09 ,  H05K1/115 ,  H05K3/0094 ,  H05K3/06 ,  H05K3/386 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/462 ,  H05K3/467 ,  H05K2201/0154 ,  H05K2201/0323 ,  H05K2201/095 ,  H05K2203/072 ,  H05K2203/0723 ,  H05K2203/073 ,  H05K2203/1476

Abstract: 알루미늄을 이용하여 방열 및 휨 강도를 증가시킬 수 있는 인쇄회로기판 및 그 제조방법이 개시된다. 인쇄회로기판은, 절연체 재질의 절연층, 상기 절연층의 양측면 상에 접합 형성되고 표면에 회로 패턴이 형성된 알루미늄 재질의 베이스층, 상기 베이스층을 상기 절연층에 접합시키기 위해서 개재되는 접합 부재를 포함하여 형성된 양면 기판, 상기 양면 기판에서 상기 베이스층 상에 형성된 제2 절연층, 상기 제2 절연층 상에 제2 접합부재를 이용하여 접합되는 제2 베이스층, 상기 양면 기판 및 상기 제2 절연층과 상기 제2 베이스층을 관통하여 형성되는 비아홀, 상기 제2 베이스층의 표면과 상기 비아홀 내부로 노출된 부분을 아연화시키는 표면 처리하여 형성된 치환층, 상기 치환층 상에 형성되는 도금층 및 상기 도금층 상에 형성되는 제2 회로 패턴을 포함하여 구성된다.

Abstract translation: 公开了能够通过使用铝来增加散热和弯曲强度的印刷电路板及其制造方法。 印刷电路板包括：双面基板，其包括绝缘材料的绝缘层，基底层，其结合在绝缘层的任一侧并且具有形成在其表面上的电路图案，并且由铝制成 材料和粘合构件，其被插入以将所述基底层粘合到所述绝缘层; 形成在双面基板的基底层上的第二绝缘层; 第二基层，其通过第二接合构件接合在所述第二绝缘层上; 穿过双面基板，第二绝缘层和第二基层的通孔; 通过对所述第二基底层的表面和所述通孔的暴露的内部部分进行镀锌的表面处理而形成的取代层; 形成在取代层上的镀层; 以及形成在镀层上的第二电路图案。

公开(公告)号：WO2013178702A1

公开(公告)日：2013-12-05

申请号：PCT/EP2013/061109

申请日：2013-05-29

Applicant: AGC GLASS EUROPE

Inventor： DOMERCQ, Benoit ,  SINAPI, Fabrice

IPC: H01L51/52 ,  C03C15/00 ,  G02B5/02

CPC classification number: H05K1/0274 ,  G02B5/0215 ,  G02B5/0278 ,  H01L51/5215 ,  H01L51/5268 ,  H05K1/0306 ,  H05K3/002 ,  H05K3/467 ,  H05K2201/0326

Abstract: Substrat verrier à propriétés optiques améliorées pour dispositifs optoélectroniques, tel que ledit substrat est texturé, par attaque chimique, totalement ou partiellement sur au moins une de ses faces par un ensemble de motifs géométriques tel que l'arctangente du rapport entre la hauteur moyenne des motifs, R z , et la moitié de la distance moyenne séparant les sommets de deux motifs contigus, R Sm , est au moins égal à un angle de 35° et au plus égal à un angle de 80°.

Abstract translation: 本发明涉及一种具有增强的光电器件光学特性的玻璃基片，其中所述基底通过化学侵蚀在其至少一个表面上具有全部或部分纹理，具有一组几何图案，使得反射器 图案的平均高度Rz与两个连续图案的峰值之间的平均距离的一半RSm的比至少等于35°的角度并且最多等于80°的角度。

公开(公告)号：WO2012096774A1

公开(公告)日：2012-07-19

申请号：PCT/US2011/066734

申请日：2011-12-22

Applicant: HARRIS CORPORATION

Inventor： WEATHERSPOON, Michael ,  NICOL, David ,  RENDEK, Louis Joseph, Jr.

IPC: H05K1/18 ,  H05K1/14 ,  H05K3/36 ,  H05K3/46 ,  H01L25/065 ,  H01L23/538 ,  H01L21/683

CPC classification number: H01L23/4985 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/6835 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L23/5383 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48229 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01327 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1421 ,  H01L2924/1431 ,  H01L2924/1511 ,  H01L2924/1579 ,  H05K1/036 ,  H05K1/0393 ,  H05K1/115 ,  H05K1/181 ,  H05K1/189 ,  H05K3/32 ,  H05K3/3436 ,  H05K3/4038 ,  H05K3/4602 ,  H05K3/4632 ,  H05K3/467 ,  H05K3/4688 ,  H05K2201/0133 ,  H05K2201/0141 ,  H05K2201/10674 ,  Y10T29/4913 ,  Y10T29/49224 ,  Y10T428/24917 ,  H01L2924/00 ,  H01L2924/00012

Abstract: A method is for making an electronic device and includes forming an interconnect layer stack on a sacrificial substrate and having a plurality of patterned electrical conductor layers, and a dielectric layer between adjacent patterned electrical conductor layers. The method also includes laminating and electrically joining through an intermetallic bond a liquid crystal polymer (LCP) substrate to the interconnect layer stack on a side thereof opposite the sacrificial substrate. The method further includes removing the sacrificial substrate to expose a lowermost patterned electrical conductor layer, and electrically coupling at least one first device to the lowermost patterned electrical conductor layer.

Abstract translation: 一种用于制造电子器件的方法，包括在牺牲衬底上形成互连层堆叠并且具有多个图案化导电层，以及在相邻的图案化电导体层之间的介电层。 该方法还包括通过液晶聚合物（LCP）衬底的金属间键合层叠和电连接到与牺牲衬底相对的一侧上的互连层堆叠。 该方法还包括去除牺牲衬底以暴露最下图案化的导电层，以及将至少一个第一器件电耦合到最下图案化电导体层。