公开(公告)号：WO2011064970A1

公开(公告)日：2011-06-03

申请号：PCT/JP2010/006775

申请日：2010-11-18

Applicant: パナソニック株式会社 ,  風間 俊 ,  北畠 真 ,  田米 正樹

Inventor： 風間　俊 ,  北畠　真 ,  田米　正樹

IPC: H02M7/48 ,  H02M1/12 ,  H02M7/493 ,  H02P5/68

CPC classification number: H02M7/53871 ,  B60L1/003 ,  B60L1/02 ,  B60L11/1803 ,  B60L15/08 ,  B60L2210/40 ,  B60L2220/14 ,  B60L2220/16 ,  B60L2220/46 ,  B60L2270/147 ,  H02M2001/008 ,  H02P27/08 ,  Y02T10/644 ,  Y02T10/645 ,  Y02T10/7005 ,  Y02T10/7241 ,  Y10T307/406

Abstract: 　３台の三相インバータを含む負荷駆動システムを構成する場合においても、制御デューティに関わらずノイズ抑制効果が高く、かつ小型な負荷駆動システムを提供する。　負荷２１１乃至２１３にそれぞれ個別に接続される三相インバータ３０１乃至３０３と、鋸波電圧を生成するとともに、当該鋸波電圧に基づき三相インバータ３０１を動作させる第１の制御部４０１と、反転鋸波電圧を生成するとともに、当該反転鋸波電圧に基づき三相インバータ３０２を動作させる第２の制御部４０２と、前記鋸波電圧の傾きと前記反転鋸波電圧の傾きとを有し、かつ、前記鋸波電圧および前記反転鋸波電圧に対し同位相である、または位相が半周期ずれた三角波を生成するとともに、当該三角波に基づき三相インバータ３０３を動作させる第３の制御部４０３とを備える。

Abstract translation: 提供了即使构成包括三个三相逆变器的负载驱动系统，其尺寸小并且具有高的噪声抑制效果而与控制占空比无关的负载驱动系统。 负载驱动系统包括：分别连接到相应负载（211至213）的三相逆变器（301至303）; 第一控制部（401），其产生锯齿波电压，并根据锯齿波电压对所述三相逆变器（301）进行动作; 第二控制部（402），其根据逆锯齿波电压产生逆锯齿波电压并对三相逆变器（302）进行动作; 以及第三控制部（403），其生成具有锯齿波电压的梯度和所述逆锯齿波电压的斜率的三角波，并且相位相位相位偏移半个周期 波电压和反锯齿波电压，第三控制部（403）根据三角波操作第三反相器（303）。

公开(公告)号：WO2004008512A1

公开(公告)日：2004-01-22

申请号：PCT/JP2003/008736

申请日：2003-07-09

Applicant: 松下電器産業株式会社 ,  楠本 修 ,  北畠 真 ,  高橋 邦方 ,  山下 賢哉 ,  宮永 良子 ,  内田 正雄

Inventor： 楠本 修 ,  北畠 真 ,  高橋 邦方 ,  山下 賢哉 ,  宮永 良子 ,  内田 正雄

IPC: H01L21/28

CPC classification number: H01L29/7813 ,  H01L21/0485 ,  H01L21/8213 ,  H01L27/0605 ,  H01L27/0629 ,  H01L29/1029 ,  H01L29/105 ,  H01L29/1608 ,  H01L29/365 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7725 ,  H01L29/7828 ,  H01L29/7838 ,  H01L29/812 ,  H01L29/872 ,  Y10S438/931

Abstract: 　蓄積型ＭＩＳＦＥＴは、ＳｉＣ基板１０１上にエピタキシャル成長された高抵抗ＳｉＣ層１０２と、ウェル領域１０３と、ウェル領域１０３の表面領域に形成された多重δドープ層を有するｎ型の蓄積チャネル層１０４と、コンタクト領域１０５と、ゲート絶縁膜１０８と、ゲート電極１１０とを備えている。蓄積チャネル層１０４は、アンドープ層１０４ｂと、量子効果によるアンドープ層１０４ｂへのキャリアの浸みだしが可能なδドープ層１０４ａとを交互に積層した構造となっている。また、蓄積チャネル層１０４及びコンタクト領域１０５内まで侵入して、コンタクト領域１０５に直接接触するソース電極１１１が設けられている。イオン注入より形成されていたソース領域が不要となり、製造コストが低減する。

Abstract translation: 电荷存储型MISFET包括在SiC衬底（101）上外延生长形成的高电阻SiC层（102），阱区（103），形成在表面上的n型存储沟道层（104） 具有多个δ掺杂层，接触区（105），栅极绝缘膜（108）和栅电极（110）。 存储通道层（104）具有交替形成未掺杂层（104b）和δ掺杂层（104a）的结构，并且可以将载流子从δ掺杂层（104a）渗出到未掺杂层（104b）中 量子效应。 还提供了一个源极电极（111），其穿过存储沟道层（104）进入接触区域（105）并与接触区域（105）直接接触。 通常通过离子注入形成的源极区域不是必需的，其制造成本相应地降低。

公开(公告)号：WO2012056642A1

公开(公告)日：2012-05-03

申请号：PCT/JP2011/005769

申请日：2011-10-14

Applicant: パナソニック株式会社 ,  北畠 真 ,  内田 正雄

Inventor： 北畠　真 ,  内田　正雄

IPC: H01L27/04 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7828 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/7391

Abstract: 　本発明の半導体素子は、チャネル層を介してトランジスタ動作とダイオード動作とを行うことができる。ソース電極１５０の電位を基準とするゲート電極１６５の電位Ｖｇｓが０ボルトのとき、ボディ領域１３０の一部分とチャネル層１５０との間のｐｎ接合によりチャネル層１５０の少なくとも一部は厚さ方向の全体にわたって空乏化された厚さＤｃの空乏層が形成され、かつ、ボディ領域１３０の一部分にはｐｎ接合の接合面から厚さＤｂの空乏層が形成される。ワイドバンドギャップ半導体の誘電率をεｓ、絶縁膜１６０の誘電率および厚さを、それぞれ、εｉおよびＤｉ、ＤｃとＤｂの和をＤｓ、ダイオードの立ち上がり電圧の絶対値をＶｆ０とするとき、Ｄｓ＜Ｄｉ・εｓ／（εｉ（２／Ｖｆ０－１））が満たされる。

Abstract translation: 该半导体元件可以执行由沟道层介导的晶体管操作和二极管操作。 当源电极（150）的电位为基准的栅电极（165）的电位（Vgs）为零伏时：通过沟道层（150）与体区的一部分之间的pn结 （130），在沟道层（150）的至少一部分处形成在厚度方向上全部耗尽的厚度Dc的耗尽层，并且从pn结的接合表面的厚度为Db的贫化层为 形成在身体区域（130）的部分。 如果宽带隙半导体的电导率为es，绝缘膜（160）的导电率和厚度分别为ei和Di，Dc和Db之和为Ds，导通电压的绝对值为 二极管为Vf0，满足关系Ds

公开(公告)号：WO2011016214A1

公开(公告)日：2011-02-10

申请号：PCT/JP2010/004853

申请日：2010-07-30

Applicant: パナソニック株式会社 ,  風間 俊 ,  田米 正樹 ,  北畠 真

Inventor： 風間　俊 ,  田米　正樹 ,  北畠　真

IPC: H02M7/48 ,  H02M3/155 ,  H05B6/06 ,  H05B6/12

CPC classification number: H05B6/062 ,  H02M1/14 ,  H05B6/04

Abstract: 　コンバータ、コンデンサ及びインバータから構成される電力変換装置において、コンデンサに流れるリップル電流を抑制する。　コンデンサ５とインバータ回路７との間に電流センサ６を挿入して、コンデンサ５からインバータ回路７へ流れる電流Ｉｉｎｖを検出する。周波数検出部１１は、Ｉｉｎｖの電流波形に高速フーリエ変換を施して、最大振幅を有する周波数成分の周波数を検出する。また、位相検出部１２は、Ｉｉｎｖの電流波形から、前記最大振幅を有する周波数成分のゼロクロス点を検出する。そして、キャリア信号制御部１３は、コンバータ回路４を駆動するためのＰＷＭキャリア信号の周波数及び立ち上がりタイミングが、周波数検出部１１及び位相検出部１２が検出した前記周波数及び前記ゼロクロス点に一致するように制御する。

Abstract translation: 提供一种由转换器，电容器和逆变器构成的电力转换装置，其中抑制了流过电容器的纹波电流。 检测电容器（5）和逆变器电路（7）之间的电流传感器（6），并检测从电容器（5）流向逆变器电路（7）的电流Iinv。 频率检测单元（11）对Iinv的电流波形进行快速傅里叶变换，并检测具有最大振幅的频率分量的频率。 相位检测单元（12）从Iinv的电流波形检测具有最大振幅的频率分量的零交叉点。 载波信号控制单元（13）执行控制，使得用于驱动转换器电路（4）的PWM载波信号的频率和上升定时与由频率检测单元（11）检测的频率和零交叉点 由相位检测单元（12）检测。

公开(公告)号：WO2007013367A1

公开(公告)日：2007-02-01

申请号：PCT/JP2006/314489

申请日：2006-07-21

Applicant: 松下電器産業株式会社 ,  北畠 真 ,  楠本 修 ,  内田 正雄 ,  山下 賢哉

Inventor： 北畠 真 ,  楠本 修 ,  内田 正雄 ,  山下 賢哉

IPC: H01L27/04 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/7806 ,  H01L23/62 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0629 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/47 ,  H01L29/66068 ,  H01L29/7811 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/0568 ,  H01L2224/0603 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48655 ,  H01L2224/48666 ,  H01L2224/4868 ,  H01L2224/48724 ,  H01L2224/48755 ,  H01L2224/48766 ,  H01L2224/4878 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/4911 ,  H01L2224/49175 ,  H01L2224/85399 ,  H01L2224/85424 ,  H01L2224/85444 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/48744

Abstract: 　本発明の半導体素子(20)は、複数の電界効果トランジスタ(90)と、ショットキー電極（9a）とを備え、前記複数の電界効果トランジスタ(90)が形成された領域の外周に沿うようにして前記ショットキー電極（9a）を設けた。

Abstract translation: 半导体元件（20）设置有多个场效应晶体管（90）和肖特基电极（9a）。 肖特基电极（9a）沿着形成场效应晶体管（90）的区域的外周排列。

公开(公告)号：WO2006022387A1

公开(公告)日：2006-03-02

申请号：PCT/JP2005/015575

申请日：2005-08-26

Applicant: 松下電器産業株式会社 ,  北畠 真 ,  楠本 修 ,  内田 正雄 ,  高橋 邦方 ,  山下 賢哉 ,  宮永 良子 ,  橋本 浩一

Inventor： 北畠 真 ,  楠本 修 ,  内田 正雄 ,  高橋 邦方 ,  山下 賢哉 ,  宮永 良子 ,  橋本 浩一

IPC: H02M1/08 ,  H01L21/8234 ,  H01L27/06 ,  H01L21/822 ,  H01L27/04 ,  H01L27/095

CPC classification number: H02M7/538 ,  H01L21/8213 ,  H01L21/8252 ,  H01L24/73 ,  H01L27/0605 ,  H01L27/0727 ,  H01L2224/0603 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13063 ,  H01L2924/13091 ,  H01L2924/14 ,  H02M7/003 ,  H03K17/063 ,  H03K17/6871 ,  Y02B70/1483 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 　本発明の半導体装置（２９）は、第１の電極と第２の電極と制御電極と信号出力電極とを有するとともに、第１の電極と信号出力電極との間に介在し制御電極への入力信号に応じて導通・非導通の制御がなされるトランジスタ素子部（２８ａ，２８ｂ）と、信号出力電極と第２の電極との間に介在する抵抗素子部（Ｒａ，Ｒｂ）とを構成する第１の半導体領域を有し、第１の半導体領域がワイドバンドギャップ半導体により構成されている２つのレベルシフトスイッチ（２８Ａ、２８Ｂ）と、カソード側電極およびアノード側電極と第２の半導体領域とを有し、第２の半導体領域がワイドバンドギャップ半導体により構成されているダイオード（２３）とを備えている。

Abstract translation: 半导体器件（29）设置有具有第一电极，第二电极，控制电极和信号输出电极的两个电平移位开关（28A，28B）。 开关还设置有构成晶体管元件部分（28a，28b）的第一半导体区域，其布置在第一电极和信号输出电极之间，并且被控制为通过对应于控制的输入信号来承载电力 电极和布置在信号输出电极和第二电极之间的电阻元件部分（Ra，Rb）。 第一半导体区域由宽带隙半导体构成。 半导体器件还设置有二极管（23），其中布置阴极侧电极，阳极侧电极和第二半导体区域，并且第二半导体区域由宽带隙半导体构成。

公开(公告)号：WO2005122273A1

公开(公告)日：2005-12-22

申请号：PCT/JP2005/010691

申请日：2005-06-10

Applicant: 松下電器産業株式会社 ,  北畠 真 ,  楠本 修 ,  内田 正雄 ,  高橋 邦方 ,  山下 賢哉 ,  橋本 浩一

Inventor： 北畠 真 ,  楠本 修 ,  内田 正雄 ,  高橋 邦方 ,  山下 賢哉 ,  橋本 浩一

IPC: H01L29/78

CPC classification number: H01L29/7828 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/105 ,  H01L29/1608 ,  H01L29/365

Abstract: 　ワイドバンドギャップ半導体を用いて形成され、かつトランジスタ構造を有するパワー素子であって、パワー素子の電流経路２０は、正の温度依存性を示すオン抵抗を有するＪＦＥＴ（ジャンクション）領域２、ドリフト領域３、および基板４と、負の温度依存性を示すオン抵抗を有するチャネル領域１とを含んでいる。パワー素子全体におけるオン抵抗の温度変化は、正の温度依存性を示すオン抵抗を有するＪＦＥＴ（ジャンクション）領域２、ドリフト領域３、および基板４におけるオン抵抗の温度変化ΔＲ p と、負の温度依存性を示すオン抵抗を有するチャネル領域１におけるオン抵抗の温度変化ΔＲ n とを相殺させることによって得られる。パワー素子の温度を－３０°Cから１００°Cへ変化させた場合のパワー素子全体におけるオン抵抗の変化の、－３０°Cにおけるパワー素子全体のオン抵抗に対する割合が５０％以下である。

Abstract translation: 功率元件由宽带隙半导体形成并具有晶体管结构。 功率元件的电流路径（20）包括具有正温度依赖性的导通电阻的JFET（结）区域（2），漂移区域（3）和基板（4）以及沟道区域 1）具有显示负温度依赖性的导通电阻。 通过抵消具有导通电阻的JFET（结）区域（2），漂移区域（3）和基板（4）中的导通电阻温度变化ΔRp，可获得整个功率元件的导通电阻温度变化 通过具有导通电阻的通道区域（1）中的导通电阻温度变化ΔRn显示正温度依赖性，显示出负温度依赖性。 在功率元件温度从-30℃变化到100℃的情况下，整个功率元件的导通电阻变化率为-30℃时整个功率元件的导通电阻为50％ 或以下。

公开(公告)号：WO2011102114A1

公开(公告)日：2011-08-25

申请号：PCT/JP2011/000829

申请日：2011-02-15

Applicant: パナソニック株式会社 ,  西山 典禎 ,  北畠 真

Inventor： 西山　典禎 ,  北畠　真

IPC: H02P6/08 ,  H02K1/16 ,  H02K3/28

CPC classification number: H02K1/146 ,  H02K3/20 ,  H02K3/28 ,  H02K21/16 ,  H02K21/222 ,  H02P6/10 ,  H02P25/18

Abstract: 　従来よりもトルク特性に関して設計の自由度を高める。　同期電動機は回転子と固定子とを備える。少なくとも一組の隣接する２個の固定子ティースは、それぞれ先端にスリットを有する。複数の固定子ティースには、それぞれ集中巻に巻回された主巻線が配設されている。さらに、各固定子ティースのスリットには、隣接する２個の固定子ティース間を架け渡すように巻回された副巻線が配設されている。駆動装置は、前記主巻線に流す電流と前記副巻線に流す電流とを個別に制御する。

Abstract translation: 公开了一种同步电动机驱动系统，其相对于转矩特性提高了设计自由度。 同步电动机包括转子和定子。 至少一组两个相邻的定子齿在其尖端处分别设置有狭缝。 围绕多个定子齿中的每一个以集中的方式提供主绕组。 此外，辅助绕组设置在定子齿的狭缝中，并被缠绕以便桥接两个相邻的定子齿。 驱动装置分别控制在主绕组中流动的电流和在辅助绕组中流动的电流。

公开(公告)号：WO2008035614A1

公开(公告)日：2008-03-27

申请号：PCT/JP2007/067841

申请日：2007-09-13

Applicant: 松下電器産業株式会社 ,  北畠 真

Inventor： 北畠 真

IPC: H01L23/34 ,  H02M7/48 ,  H05K7/20

CPC classification number: H01L23/3672 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/49175 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01019 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13063 ,  H01L2924/13091 ,  H01L2924/15312 ,  H01L2924/19041 ,  H01L2924/19107 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　半導体モジュール(１０)は、冷却媒体(１)と、電子部品(２)と、半導体素子(３)と、熱伝導性シート部材(４)とを備えている。熱伝導性シート部材(４)は、半導体素子(３)の一部を覆っており、下部(４ｂ)および側部(４ｃ)を有している。下部(４ｂ)は、冷却媒体(１)の実装面(１１ａ)に接触している。側部(４ｃ)は、下部(４ｂ)から延び、半導体素子(３)の第１側面(３ｃ)を覆っている。電子部品(２)は、半導体素子(３)に対して熱伝導性シート部材(４)の側部(４ｃ)を隔てた反対側に配置されている。

Abstract translation: 半导体模块（10）设置有冷却介质（1），电子部件（2），半导体元件（3）和导热片部件（4）。 导热板构件（4）覆盖半导体元件（3）的一部分，并且具有下部（4b）和侧部（4c）。 下部（4b）与冷却介质（1）的安装面（11a）接触。 侧部（4c）从下部（4b）延伸并覆盖半导体元件（3）的第一侧面（3c）。 电子部件（2）通过使导热片部件（4）的侧部（4c）在其间而与半导体元件（3）相反的一侧设置。

公开(公告)号：WO2002099870A1

公开(公告)日：2002-12-12

申请号：PCT/JP2002/005515

申请日：2002-06-04

Applicant: 松下電器産業株式会社 ,  楠本 修 ,  横川 俊哉 ,  内田 正雄 ,  山下 賢哉 ,  宮永 良子 ,  北畠 真 ,  高橋 邦方

Inventor： 楠本 修 ,  横川 俊哉 ,  内田 正雄 ,  山下 賢哉 ,  宮永 良子 ,  北畠 真 ,  高橋 邦方

IPC: H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66068

Abstract: A p−type high−resistance layer (2) and an n−type base layer (3) are sequentially epitaxial−grown on a p−type SiC substrate (1). After a source layer (4) is formed in the base layer (3) by ion implanting, a trench (7) penetrating the source layer (4) and a base layer (5) and reaching the high−resistance layer (2) is formed by dry etching (first etching) using high−density plasma with an Al mask (6) kept attached. Although a shape abnormality called a micro−trench (8) occurs on the bottom end of the trench (7), the radius of curvature of the micro−trench (8) may be increased by dry−etching the entire surface under a strong isotropy condition after the Al mask (6) is removed.

Abstract translation: 在p型SiC衬底（1）上顺序地外延生长p型高电阻层（2）和n型基极层（3）。 在通过离子注入在基底层（3）中形成源极层（4）之后，穿透源极层（4）和基底层（5）并到达高电阻层（2）的沟槽（7） 通过使用具有保持附着的Al掩模（6）的高密度等离子体的干蚀刻（第一蚀刻）形成。 虽然称为微沟槽（8）的形状异常发生在沟槽（7）的底端，但是可以通过在强各向同性下干法蚀刻整个表面来增加微沟槽（8）的曲率半径 Al掩模（6）被去除后的状态。