公开(公告)号：WO2014197802A8

公开(公告)日：2015-03-12

申请号：PCT/US2014041312

申请日：2014-06-06

申请人： UNITED SILICON CARBIDE INC

发明人： BHALLA ANUP ,  ALEXANDROV PETER

IPC分类号： H01L29/66

CPC分类号： H01L29/8083 ,  H01L29/0619 ,  H01L29/1066 ,  H01L29/66909 ,  H01L2924/13062

摘要： A shielded junction field effect transistor (JFET) is described having gate trenches and shield trenches, the shield trenches being deeper and narrower than the gate trenches. The gate trenches may be fully aligned, partially aligned, or separated from the shield trenches.

摘要翻译： 描述了具有栅极沟槽和屏蔽沟槽的屏蔽结场效应晶体管（JFET），屏蔽沟槽比栅极沟槽更深和更窄。 栅极沟槽可以完全对准，部分对准或与屏蔽沟槽分离。

公开(公告)号：WO2014160225A2

公开(公告)日：2014-10-02

申请号：PCT/US2014/026081

申请日：2014-03-13

申请人： NTHDEGREE TECHNOLOGIES WORLDWIDE INC.

发明人： RAY, William Johnstone ,  BLANCHARD, Richard Austin ,  LOWENTHAL, Mark David ,  ORAW, Bradley Steven

IPC分类号： H01L21/98

CPC分类号： H01L24/95 ,  H01L21/563 ,  H01L23/3121 ,  H01L24/06 ,  H01L24/24 ,  H01L24/25 ,  H01L24/32 ,  H01L24/73 ,  H01L24/82 ,  H01L24/92 ,  H01L25/0655 ,  H01L25/072 ,  H01L25/0753 ,  H01L25/18 ,  H01L25/50 ,  H01L33/20 ,  H01L2221/68381 ,  H01L2224/06181 ,  H01L2224/24137 ,  H01L2224/25105 ,  H01L2224/25174 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82101 ,  H01L2224/82104 ,  H01L2224/82143 ,  H01L2224/92244 ,  H01L2224/95085 ,  H01L2224/95101 ,  H01L2224/95102 ,  H01L2224/95115 ,  H01L2224/95143 ,  H01L2224/95146 ,  H01L2924/10253 ,  H01L2924/12 ,  H01L2924/1203 ,  H01L2924/12041 ,  H01L2924/13 ,  H01L2924/1301 ,  H01L2924/13034 ,  H01L2924/1305 ,  H01L2924/13062 ,  H01L2924/13091 ,  H05K1/029 ,  H05K1/0296 ,  H05K3/12

摘要： A programmable circuit includes an array of printed groups of microscopic transistors or diodes. The devices are pre-formed and printed as an ink and cured. The devices in each group are connected in parallel so that each group acts as a single device. In one embodiment, about 10 devices are contained in each group so the redundancy makes each group very reliable. Each group has at least one electrical lead that terminates in a patch area on the substrate. An interconnection conductor pattern interconnects at least some of the leads of the groups in the patch area to create logic circuits for a customized application of the generic circuit. The groups may also be interconnected to be logic gates, and the gate leads terminate in the patch area. The interconnection conductor pattern then interconnects the gates for form complex logic circuits.

摘要翻译： 可编程电路包括微阵列晶体管或二极管的印刷组阵列。 这些装置被预先形成并印刷成油墨并固化。 每个组中的设备并联连接，以使每个组充当单个设备。 在一个实施例中，每个组中包含约10个设备，因此冗余使得每个组非常可靠。 每个组具有终止于衬底上的贴片区域中的至少一个电引线。 互连导体图案将贴片区域中的组的至少一些引线互连以产生用于通用电路的定制应用的逻辑电路。 这些组也可以互连成逻辑门，并且栅极引线终止于贴片区域。 然后，互连导体图案将形成复合逻辑电路的栅极互连。

公开(公告)号：WO2012031096A3

公开(公告)日：2014-03-20

申请号：PCT/US2011050174

申请日：2011-09-01

申请人： NTHDEGREE TECH WORLDWIDE INC ,  LOWENTHAL MARK D ,  RAY WILLIAM JOHNSTONE ,  SHOTTON NEIL O ,  BLANCHARD RICHARD A ,  ORAW BRAD ,  LEWANDOWSKI MARK ALLAN ,  BALDRIDGE JEFFREY ,  PEROZZIELLO ERIC ANTHONY

发明人： LOWENTHAL MARK D ,  RAY WILLIAM JOHNSTONE ,  SHOTTON NEIL O ,  BLANCHARD RICHARD A ,  ORAW BRAD ,  LEWANDOWSKI MARK ALLAN ,  BALDRIDGE JEFFREY ,  PEROZZIELLO ERIC ANTHONY

IPC分类号： F21S4/00

CPC分类号： H01L25/0753 ,  C09D11/52 ,  H01L24/95 ,  H01L25/50 ,  H01L33/20 ,  H01L33/38 ,  H01L2924/09701 ,  H01L2924/12041 ,  H01L2924/13033 ,  H01L2924/13034 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00

摘要： An exemplary printable composition of a liquid or gel suspension of diodes comprises a plurality of diodes, a first solvent and/or a viscosity modifier. An exemplary apparatus comprises: a plurality of diodes; at least a trace amount of a first solvent; and a polymeric or resin film at least partially surrounding each diode of the plurality of diodes. Various exemplary diodes have a lateral dimension between about 10 to 50 microns and about 5 to 25 microns in height. Other embodiments may also include a plurality of substantially chemically inert particles having a range of sizes between about 10 to about 50 microns.

摘要翻译： 二极管的液体或凝胶悬浮液的示例性可印刷组合物包括多个二极管，第一溶剂和/或粘度调节剂。 示例性装置包括：多个二极管; 至少微量的第一溶剂; 以及至少部分地围绕所述多个二极管的每个二极管的聚合物或树脂膜。 各种示例性二极管的高度为约10至50微米和约5至25微米之间的横向尺寸。 其它实施方案还可以包括多个基本上化学惰性的颗粒，其尺寸范围在约10至约50微米之间。

公开(公告)号：WO2013153937A1

公开(公告)日：2013-10-17

申请号：PCT/JP2013/058354

申请日：2013-03-22

申请人： 次世代パワーデバイス技術研究組合

发明人： 上野　勝典

IPC分类号： H01L27/095 ,  H01L21/337 ,  H01L21/338 ,  H01L21/8232 ,  H01L21/8234 ,  H01L23/48 ,  H01L27/06 ,  H01L27/098 ,  H01L29/778 ,  H01L29/808 ,  H01L29/812 ,  H01L29/861 ,  H01L29/868

CPC分类号： H01L29/7787 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0605 ,  H01L27/095 ,  H01L27/098 ,  H01L29/861 ,  H01L29/872 ,  H01L2224/4813 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/49173 ,  H01L2224/49175 ,  H01L2224/49177 ,  H01L2924/00014 ,  H01L2924/12032 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/30107 ,  H03K17/102 ,  H03K17/6871 ,  H03K2017/6875 ,  H01L2924/00 ,  H01L2224/45099

摘要： 　ワイドバンドギャップ型半導体材料で構成された、ノーマリオン型の高耐圧トランジスタ１４と、前記高耐圧トランジスタ１４に直列に接続し、前記高耐圧トランジスタ１４よりも耐圧が低く、かつしきい値電圧が０．３Ｖ以上、１Ｖ以下であるＭＯＳＦＥＴ１３と、を備え、前記ＭＯＳＦＥＴ１３のゲートとソースとが、接続されている。これによって、低い順方向電圧降下と低いリーク電流とを同時に実現できる半導体ダイオード装置を提供することができる。

摘要翻译： 该半导体二极管装置包括由宽带隙半导体材料制成的常开高电压晶体管（14）和与高压晶体管（14）串联连接的MOSFET（13），具有较低的 耐受电压高于高压晶体管（14），并且具有从0.3V至1V（包括）的阈值电压，其中MOSFET（13）的栅极和源极被连接。 因此，可以提供能够同时实现低正向压降和低泄漏电流的半导体二极管器件。

公开(公告)号：WO2013046439A1

公开(公告)日：2013-04-04

申请号：PCT/JP2011/072584

申请日：2011-09-30

申请人： ルネサスエレクトロニクス株式会社 ,  金澤 孝光 ,  秋山 悟

发明人： 金澤　孝光 ,  秋山　悟

IPC分类号： H01L21/60 ,  H01L21/822 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04

CPC分类号： H01L25/072 ,  H01L21/8213 ,  H01L23/3107 ,  H01L23/3142 ,  H01L23/4952 ,  H01L23/49524 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/5384 ,  H01L23/5386 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/34 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L27/0207 ,  H01L27/0617 ,  H01L27/088 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/808 ,  H01L29/8083 ,  H01L2224/04034 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/291 ,  H01L2224/29139 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/3701 ,  H01L2224/3702 ,  H01L2224/371 ,  H01L2224/37147 ,  H01L2224/40105 ,  H01L2224/40145 ,  H01L2224/40245 ,  H01L2224/40247 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/4903 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/73221 ,  H01L2224/73263 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/30107 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/48227 ,  H01L2924/00 ,  H01L2224/84

摘要： 　半導体装置の信頼性を向上できる技術を提供する。本発明においては、半導体チップＣＨＰ１の表面に形成されているゲートパッドＧＰｊが、その他のリード（ドレインリードＤＬやゲートリードＧＬ）よりもソースリードＳＬに近づくように配置されていることになる。この結果、本発明によれば、ゲートパッドＧＰｊとソースリードＳＬとの間の距離を短くすることができるため、ゲートパッドＧＰｊとソースリードＳＬとを接続するワイヤＷｇｊの長さを短くすることができる。このことから、本発明によれば、ワイヤＷｇｊに存在する寄生インダクタンスを充分に低減できる。

摘要翻译： 提供了能够提高半导体器件的可靠性的技术。 在本发明中，形成在半导体芯片（CHP1）的表面上的栅极焊盘（GPj）以与其它引线（漏极）相比更靠近源极引线（SL）的方式定位 引线（DL）和栅极引线（GL））。 结果，本发明能够减小栅极焊盘（GPj）和源极引线（SL）之间的距离，从而使连接栅极（GPj）和源极引线（GPj）的导线（Wgj）的长度 （SL）。 因此，本发明能够使存在于导线（Wgj）中的寄生电感充分降低。

公开(公告)号：WO2012176399A1

公开(公告)日：2012-12-27

申请号：PCT/JP2012/003825

申请日：2012-06-12

申请人： パナソニック株式会社 ,  海原 一裕

发明人： 海原　一裕

IPC分类号： H01L21/338 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L29/41 ,  H01L29/417 ,  H01L29/778 ,  H01L29/812

CPC分类号： H01L23/528 ,  H01L23/4824 ,  H01L23/53238 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/07 ,  H01L24/08 ,  H01L24/09 ,  H01L24/37 ,  H01L24/45 ,  H01L29/0692 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/7787 ,  H01L29/812 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/04034 ,  H01L2224/04042 ,  H01L2224/05027 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05671 ,  H01L2224/06181 ,  H01L2224/37124 ,  H01L2224/37144 ,  H01L2224/37147 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48611 ,  H01L2224/48639 ,  H01L2224/48644 ,  H01L2224/48655 ,  H01L2224/48671 ,  H01L2224/48711 ,  H01L2224/48739 ,  H01L2224/48744 ,  H01L2224/48755 ,  H01L2224/48771 ,  H01L2224/48811 ,  H01L2224/48839 ,  H01L2224/48844 ,  H01L2224/48855 ,  H01L2224/48871 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/12032 ,  H01L2924/13062 ,  H01L2924/13064 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2924/01005 ,  H01L2224/84

摘要： 　窒化物半導体装置は、窒化物半導体層の上に形成された第１の電極配線層及び第２の電極配線層と、第１の電極配線層及び第２の電極配線層の上に形成され、第１の開口部を有する第１の絶縁膜と、第１の絶縁膜の上に形成され、第１の開口部を介して第１の電極配線層及び第２の電極配線層と各々接続する第１の配線層(17a)及び第２の配線層(17b)と、第１の配線層及び第２の配線層の上に形成され、第２の開口部を有する第２の絶縁膜(18)と、第２の絶縁膜の上に形成され、第２の開口部を介して第１の配線層及び第２の配線層と各々接続する第１のパッド層(22a)及び第２のパッド層(22b)とを備えている。

摘要翻译： 该氮化物半导体装置设置有形成在氮化物半导体层上的第一电极布线层和第二电极布线层; 第一绝缘膜，其形成在第一电极布线层和第二电极布线层上，并具有第一开口; 第一布线层（17a）和第二布线层（17b），其形成在第一绝缘膜上，并且经由第一开口分别连接到第一电极布线层和第二电极布线层; 第二绝缘膜（18），其形成在第一布线层和第二布线层上，并具有第二开口; 以及形成在第二绝缘膜上的第一焊盘层（22a）和第二焊盘层（22b），并且经由第二开口分别连接到第一布线层和第二布线层。

公开(公告)号：WO2011130078A1

公开(公告)日：2011-10-20

申请号：PCT/US2011/031386

申请日：2011-04-06

申请人： QUALCOMM Incorporated ,  CHANDREASKARAN, Arvind ,  HENDERSON, Brian

发明人： CHANDREASKARAN, Arvind ,  HENDERSON, Brian

IPC分类号： H01L25/065 ,  H01L25/18

CPC分类号： H01L21/50 ,  H01L23/481 ,  H01L23/525 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/06181 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/12042 ,  H01L2924/13062 ,  H01L2924/14 ,  H01L2924/00

摘要： A stacked integrated circuit (IC) may be manufactured with a second tier wafer bonded to a double-sided first tier wafer. The double-sided first tier wafer includes back-end-of-line (BEOL) layers on a front and a back side of the wafer. Extended contacts within the first tier wafer connect the front side and the back side BEOL layers. The extended contact extends through a junction of the first tier wafer. The second tier wafer couples to the front side of the first tier wafer through the extended contacts. Additional contacts couple devices within the first tier wafer to the front side BEOL layers. When double-sided wafers are used in stacked ICs, the height of the stacked ICs may be reduced. The stacked ICs may include wafers of identical functions or wafers of different functions.

摘要翻译： 可以制造堆叠集成电路（IC），其具有结合到双面第一层晶片的第二层晶片。 双面第一层晶片在晶片的正面和背面包括后端（BEOL）层。 第一层晶圆内的扩展触点连接前侧和后侧BEOL层。 延伸的接触延伸穿过第一层晶片的结。 第二层晶片通过延伸的触点耦合到第一层晶片的前侧。 附加触点将第一层晶片内的器件与前端BEOL层耦合。 当在堆叠的IC中使用双面晶片时，堆叠的IC的高度可能会降低。 堆叠的IC可以包括具有相同功能的晶片或具有不同功能的晶片。

公开(公告)号：WO2011072027A3

公开(公告)日：2011-09-22

申请号：PCT/US2010059486

申请日：2010-12-08

申请人： TRANSPHORM INC ,  CHU RONGMING ,  MISHRA UMESH ,  LAL RAKESH K

发明人： CHU RONGMING ,  MISHRA UMESH ,  LAL RAKESH K

IPC分类号： H01L29/778 ,  H01L21/335

CPC分类号： H01L21/0254 ,  H01L23/291 ,  H01L23/3171 ,  H01L24/03 ,  H01L24/06 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/42316 ,  H01L29/6609 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/861 ,  H01L2224/03002 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/04042 ,  H01L2224/06183 ,  H01L2224/94 ,  H01L2924/01029 ,  H01L2924/1032 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/13062 ,  H01L2924/13064 ,  H01L2224/03 ,  H01L2924/00

摘要： Group III-nitride devices are described that include a stack of III-nitride layers, passivation layers, and conductive contacts. The stack includes a channel layer with a 2DEG channel, a barrier layer and a spacer layer. One passivation layer directly contacts a surface of the spacer layer on a side opposite to the channel layer and is an electrical insulator. The stack of III-nitride layers and the first passivation layer form a structure with a reverse side proximate to the first passivation layer and an obverse side proximate to the barrier layer. Another passivation layer is on the obverse side of the structure. Defected nucleation and stress management layers that form a buffer layer during the formation process can be partially or entirely removed.

摘要翻译： 描述了III族氮化物器件，其包括III族氮化物层，钝化层和导电触点的叠层。 该叠层包括具有2DEG沟道的沟道层，势垒层和间隔层。 一个钝化层直接接触间隔层的与沟道层相对的一侧的表面并且是电绝缘体。 III族氮化物层和第一钝化层的叠层形成具有靠近第一钝化层的反面和靠近阻挡层的正面的结构。 另一个钝化层位于结构的正面。 在形成过程中形成缓冲层的缺陷成核和应力管理层可以部分或全部去除。

公开(公告)号：WO2011097302A2

公开(公告)日：2011-08-11

申请号：PCT/US2011/023485

申请日：2011-02-02

申请人： TRANSPHORM INC. ,  PARIKH, Primit ,  HONEA, James ,  BLAKE JR., Carl, C. ,  COFFIE, Robert ,  WU, Yifeng ,  MISHRA, Umesh

发明人： PARIKH, Primit ,  HONEA, James ,  BLAKE JR., Carl, C. ,  COFFIE, Robert ,  WU, Yifeng ,  MISHRA, Umesh

IPC分类号： H01L25/18 ,  H01L27/04

CPC分类号： H01L27/0883 ,  H01L21/8258 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/642 ,  H01L23/647 ,  H01L25/165 ,  H01L25/18 ,  H01L27/0605 ,  H01L2224/48137 ,  H01L2224/48195 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/30107 ,  H03K17/567 ,  H01L2924/00

摘要： An electronic component includes a high-voltage depletion-mode transistor and a low-voltage enhancement-mode transistor both encased in a single package. A source electrode of the high-voltage depletion-mode transistor is electrically connected to a drain electrode of the low-voltage enhancement-mode transistor, a drain electrode of the high-voltage depletion-mode transistor is electrically connected to a drain lead of the single package, a gate electrode of the low-voltage enhancement-mode transistor is electrically connected to a gate lead of the single package, a gate electrode of the high-voltage depletion-mode transistor is electrically connected to an additional lead of the single package, and a source electrode of the low-voltage enhancement-mode transistor is electrically connected to a conductive structural portion of the single package.

摘要翻译： 电子部件包括均封装在单个封装中的高电压耗尽型晶体管和低电压增强型晶体管。 高压耗尽型晶体管的源电极电连接到低电压增强型晶体管的漏电极，高电压耗尽型晶体管的漏电极电连接到低电压增强型晶体管的漏极 所述低电压增强型晶体管的栅电极电连接到所述单个封装的栅极引线，所述高电压耗尽型晶体管的栅电极电连接到所述单个封装的附加引线 并且低电压增强型晶体管的源电极电连接到单个封装的导电结构部分。

公开(公告)号：WO2010072555A1

公开(公告)日：2010-07-01

申请号：PCT/EP2009/066518

申请日：2009-12-07

申请人： ROBERT BOSCH GMBH ,  RITTNER, Martin ,  PETER, Erik ,  GUENTHER, Michael

发明人： RITTNER, Martin ,  PETER, Erik ,  GUENTHER, Michael

IPC分类号： H01L23/373 ,  H01L23/36

CPC分类号： H01L23/3735 ,  H01L24/48 ,  H01L2224/2908 ,  H01L2224/29339 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/83101 ,  H01L2224/83205 ,  H01L2224/8384 ,  H01L2924/00014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/181 ,  Y10T156/10 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Die Erfindung betrifft ein elektrisches oder elektronisches Verbundbauteil (1 ), umfassend einen ersten Fügepartner (2) und mindestens einen zweiten Fügepartner (3). Erfindungsgemäß ist vorgesehen, dass zwischen dem ersten und dem zweiten Fügepartner (2, 3) ein offen poröses Sinterformteil (6, 7) aufgenommen ist, welches fest mit dem ersten und dem zweiten Fügepartner (2, 3) verbunden ist.

摘要翻译： 本发明涉及一种电气或电子的复合部件（1），包括：第一接合部件（2）和至少一个第二接合部件（3）。 根据本发明，它提供的是，第一和第二配合部分之间（图2，3）一个公开多孔烧结体（6，7）被容纳，其刚性地连接到第一和第二配合部分（2，3）。