公开(公告)号：WO2016013047A1

公开(公告)日：2016-01-28

申请号：PCT/JP2014/003892

申请日：2014-07-24

Applicant: 日本電気株式会社

Inventor： 金子　友哉 ,  村尾　洋二 ,  椎熊　一実

IPC: H03F1/07 ,  H01L25/04 ,  H01L25/18 ,  H03F3/68

CPC classification number: H01L25/04 ,  H01L24/49 ,  H01L25/18 ,  H01L2224/0603 ,  H01L2224/49111 ,  H01L2224/49112 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2924/00014 ,  H03F1/07 ,  H03F3/68 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　一実施の形態によれば、トランジスタパッケージ（ＰＫＧ１）は、第１～第３トランジスタ（Ｔｒ１～Ｔｒ３）と、第１及び第２入力リード（Ｌｉ１１，Ｌｉ１２）と、第１及び第２出力リード（Ｌｏ１１，Ｌｏ１２）と、を備え、第３トランジスタ（Ｔｒ３）の制御端子と、第１及び第２入力リード（Ｌｉ１１，Ｌｉ１２）とは、ボンディングワイヤ（ＢＷ）を介して接続可能に構成され、第３トランジスタ（Ｔｒ３）の出力端子と、第１及び第２出力リード（Ｌｏ１１，Ｌｏ１２）とは、ボンディングワイヤ（ＢＷ）を介して接続可能に構成されている。

Abstract translation: 该晶体管封装（PKG1）具有第一至第三晶体管（Tr1-Tr3），第一和第二输入引线（Li11，Li12）和第一和第二输出引线（Lo11，Lo12）。 第三晶体管（Tr3）的控制端和第一和第二输入引线（Li11，Li12）经由接合线（BW）和第三晶体管（Tr3）的输出端与第一和第二晶体管 第二输出引线（Lo11，Lo12）被配置为可通过接合线（BW）连接。

公开(公告)号：WO2015001727A1

公开(公告)日：2015-01-08

申请号：PCT/JP2014/003182

申请日：2014-06-16

Applicant: 株式会社デンソー

Inventor： 河野　憲司

IPC: H01L25/07 ,  H01L25/18

CPC classification number: H01L24/49 ,  H01L23/4334 ,  H01L23/4952 ,  H01L23/49524 ,  H01L23/49537 ,  H01L23/49562 ,  H01L23/49568 ,  H01L23/49575 ,  H01L24/37 ,  H01L24/40 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/37147 ,  H01L2224/37599 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/4917 ,  H01L2224/49175 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/8385 ,  H01L2224/8485 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 　半導体装置は、スイッチング素子と、前記スイッチング素子と電気的に接続された複数のパッド（Ｐ）と、を有する半導体チップ（１０，７０，７５，１００ａ～１００ｆ）と、前記複数のパッドとそれぞれ電気的に接続された複数のリード端子と、を備える。前記複数のリード端子は、前記スイッチング素子のオンオフの制御に用いられる制御端子（Ｔ１）と、スイッチング素子がオン状態において主電流が流れる主端子（Ｔ２）と、を有する。前記制御端子に流れる制御電流の電流経路における寄生インダクタンスＬｇと、前記主電流の電流経路における寄生インダクタンスＬｏと、これらインダクタンスによる相互インダクタンスＭｓと、により規定される結合係数ｋが－３％≦ｋ≦２％の範囲にある。

Abstract translation: 一种半导体装置，具备：具有开关元件的半导体芯片（10,70,75,100a-100f）和与开关元件电连接的多个焊盘（P）; 以及分别连接到所述多个焊盘的多个引线端子。 多个引线端子具有用于开关元件的导通/截止控制的控制端子（T1）和当开关元件处于导通状态时主电流流过的主端子（T2）。 由流过控制端子的控制电流的电流路径上的寄生电感（Lg），主电流的电流路径上的寄生电感（Lo）和互感系数（Ms）定义的耦合系数（k） ）的寄生电感（Lg）和寄生电感（Lo）在-3％≤k≤2％的范围内。

公开(公告)号：WO2012157069A1

公开(公告)日：2012-11-22

申请号：PCT/JP2011/061239

申请日：2011-05-16

Applicant: トヨタ自動車株式会社 ,  門口 卓矢 ,  鈴木 祥和 ,  加地 雅哉 ,  川島 崇功

Inventor： 門口　卓矢 ,  鈴木　祥和 ,  加地　雅哉 ,  川島　崇功

IPC: H01L25/07 ,  H01L25/18

CPC classification number: H01L23/49575 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/492 ,  H01L23/49524 ,  H01L23/49562 ,  H01L24/33 ,  H01L24/45 ,  H01L25/18 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　表面上に第１のスイッチング素子が接合された第１の電極と、表面上に第２のスイッチング素子が接合された第２の電極と、第３の電極とを、前記第１の電極、前記第１のスイッチング素子、前記第２の電極、前記第２のスイッチング素子及び前記第３の電極の順に積層方向に配置したパワーモジュールにおいて、　前記第１乃至第３の電極とそれぞれ電気的に接続される第１乃至第３の電極片と、　前記第１及び第２のスイッチング素子とそれぞれ電気的に接続される第１及び第２の信号線とを有し、　前記第１乃至第３の電極片と前記第１及び第２の信号線は、前記第２の電極と同一平面上で外側に延びて設けられたことを特徴とする。

Abstract translation: 该功率模块具有：第一电极，第一电极，第一电极，第一电极，第一电极，第一电极，第一电极，第一电极和第三电极;第一电极，第一开关元件接合在表面上;第二电极，第二开关元件接合在表面上;第三电极， 的第一电极，第一开关元件，第二电极，第二开关元件和第三电极。 功率模块的特征在于具有分别与第一至第三电极电连接的第一至第三电极片，以及分别电连接到第一和第二开关元件的第一和第二信号线，以及第一至第三电极 电极片和在与第二电极相同的平面中延伸到外部的第一和第二信号线。

公开(公告)号：WO2007012187A1

公开(公告)日：2007-02-01

申请号：PCT/CA2006/001230

申请日：2006-07-26

Applicant: MICROBONDS INC. ,  LYN, Robert ,  PERSIC, John ,  SONG, Youn-Kyu ,  GUO, Yong-Qiang ,  UPSHALL, Lee ,  MUNAR, Juan, Florencio ,  SNELL, James ,  KOO, Y., C. ,  ANDERSON, Russell

Inventor： LYN, Robert ,  PERSIC, John ,  SONG, Youn-Kyu ,  GUO, Yong-Qiang ,  UPSHALL, Lee ,  MUNAR, Juan, Florencio ,  SNELL, James ,  KOO, Y., C. ,  ANDERSON, Russell

IPC: H01L21/60 ,  H01L23/488 ,  H01L23/498

CPC classification number: H01L24/85 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/78 ,  H01L2224/45015 ,  H01L2224/45113 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/4569 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/48472 ,  H01L2224/4899 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/78268 ,  H01L2224/78301 ,  H01L2224/786 ,  H01L2224/8501 ,  H01L2224/85013 ,  H01L2224/85045 ,  H01L2224/851 ,  H01L2224/85181 ,  H01L2224/85205 ,  H01L2224/85913 ,  H01L2224/8592 ,  H01L2924/00011 ,  H01L2924/00015 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01204 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/20752 ,  H01L2924/20755 ,  H01L2924/2076 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/00 ,  H01L2924/2075 ,  H01L2924/20754 ,  H01L2924/06 ,  H01L2924/01006

Abstract: Devices and methods are providing for reducing the effect of replacing a bare bonding wire with an insulated bonding wire in the IC packaging process. Specifically, methods and devices are presented for limiting the changes required to the assembly process, thereby allowing faster and cheaper conversion of the current assembly process.

Abstract translation: 设备和方法提供了在IC封装过程中减少用绝缘接合线替换裸露接合线的效果。 具体地，提出了用于限制组装过程所需的变化的方法和装置，从而允许更快和更便宜地转换当前组装过程。

公开(公告)号：WO2006084349A1

公开(公告)日：2006-08-17

申请号：PCT/CA2006/000075

申请日：2006-01-20

Applicant: MICROBONDS INC. ,  LYN, Robert ,  PERSIC, John ,  UPSHALL, Morgan, Lee

Inventor： LYN, Robert ,  PERSIC, John ,  UPSHALL, Morgan, Lee

IPC: H01L23/50 ,  H01L21/60

CPC classification number: H01L24/85 ,  H01L23/66 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2223/6611 ,  H01L2224/05554 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/4554 ,  H01L2224/45565 ,  H01L2224/45599 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48599 ,  H01L2224/49052 ,  H01L2224/4917 ,  H01L2224/49176 ,  H01L2224/49431 ,  H01L2224/49433 ,  H01L2224/85 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/30111 ,  H01L2924/3025 ,  H01L2224/4569 ,  H01L2924/00014 ,  H01L2924/00011 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

Abstract: A novel wire-based interconnect IC package is described as well as the method of designing and the method of producing the IC package. The IC package includes one or more signal carrying wires as well as ground return wires associated with each signal carrying wire to electrically couple a chip to a carrier substrate. Both the signal carrying wire and its associated ground return wires may be insulated, however at least the signal carrying wire or the ground wires are insulated. The inductance of the signal carrying wires can be kept low by keeping the wirebonds as short as possible and by positioning a number of ground wires symmetrically about and in close proximity to the signal carrying wire. The signal carrying wires and the ground return wires are connected to bond pads on the chip and to bond fingers on the carrier substrate to couple the chip to the substrate. Further, the bond pads may be staggered such that the effective pitch of the bond pads is less than the diameter of the wire, and the bond fingers may be positioned on a bond finger ring and to bonding locations outside the ring providing an effective pitch of the bond fingers of less than the diameter of the wire.

Abstract translation: 介绍了一种新颖的线型互连IC封装以及IC封装的设计方法和方法。 IC封装包括一个或多个信号承载线以及与每个信号承载线相关联的接地返回线，以将芯片电耦合到载体衬底。 信号承载线及其相关联的接地返回线都可以是绝缘的，但至少信号承载线或接地线绝缘。 信号承载线的电感可以通过使引线尽可能短的方式保持较低，并且通过将数个接地线对称地放置在信号承载线附近并且紧邻信号承载线。 信号承载线和接地返回线连接到芯片上的接合焊盘，并将指状物粘结在载体衬底上以将芯片耦合到衬底。 此外，接合焊盘可以交错，使得接合焊盘的有效节距小于导线的直径，并且接合指状物可以定位在接合指环上并且与环之间的接合位置提供有效间距 键指小于导线的直径。

公开(公告)号：WO2005071743A1

公开(公告)日：2005-08-04

申请号：PCT/JP2005/000235

申请日：2005-01-12

Applicant: 株式会社ルネサステクノロジ ,  大坂 修一 ,  藤本 仁士 ,  広瀬 哲也 ,  篠永 直之

Inventor： 大坂 修一 ,  藤本 仁士 ,  広瀬 哲也 ,  篠永 直之

IPC: H01L23/12

CPC classification number: H01L25/03 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/4334 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/4917 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　マルチチップ化した半導体集積回路の機能向上、小型化、システム化を図るパッケージ構造を提供する。 　表面に複数のテスト用端子と複数の外部接続用端子とが配置され、裏面に複数の内部接続用端子が配置された基板と、表面に内部回路と接続した複数の表面端子が形成された半導体チップを用意し、この半導体チップの裏面を前記基板の裏面に接合し、半導体チップの表面端子を基板の所望の内部接続用端子に接続したうえ、封止部材により半導体チップを基板の裏面に封止してカプセル化された半導体パッケージを構成する。また、外部接続端子が形成され基板の上に搭載された他の半導体チップに、前記のカプセル化された半導体パッケージを接合したうえ封止してマルチチップ構造にする。

Abstract translation: 提供了一种用于改善多芯片半导体集成电路的功能的封装结构，使其尺寸小，并且有助于系统化。 准备具有多个测试端子和其前表面上的外部连接端子的基板和其后表面上的多个内部连接端子，并且准备在其表面上具有连接到内部电路的多个前表面端子的半导体芯片。 半导体芯片的背面与基板的背面接合。 半导体芯片的前表面端子连接到基板的期望的内部连接端子。 使用封装构件将半导体芯片封装在衬底的背面上。 以这种方式构建封装的半导体封装。 封装的半导体封装与具有外部连接端子的另一半导体芯片接合并安装在基板上，并且它们被封装以形成多芯片结构。

公开(公告)号：WO2005034238A1

公开(公告)日：2005-04-14

申请号：PCT/IB2004/051952

申请日：2004-10-01

Applicant: KONINKLIJKE PHILIPS ELECTRONICS, N.V. ,  U.S. PHILIPS CORPORATION ,  THOONEN, Henk

Inventor： THOONEN, Henk

IPC: H01L25/065

CPC classification number: H01L24/48 ,  H01L23/49816 ,  H01L23/50 ,  H01L23/552 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/05599 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/4813 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/4912 ,  H01L2224/4917 ,  H01L2224/4943 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/85399 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06575 ,  H01L2225/06582 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

Abstract: In example embodiment, there is an integrated circuit (IC) device (5) assembled in a package (5) having a plurality of die including a first device (20) and at least one additional device (30). The IC comprises a substrate (10). A first device die (20), having bonding pads including ground connections, is die attached to the substrate (10). An additional device die (30), having bonding pads including ground connections is disposed on top of the first device die (20). The additional device die is die attached to the first device die. The ground connections of the first device die are connected to the ground connections of the additional device die in order to minimize the electrical interference between the device dies. An additional feature of the embodiment is, ground connections of the first device are connected to the ground connections of the additional device with a conductive adhesive (25).

Abstract translation: 在示例性实施例中，存在组装在具有包括第一装置（20）和至少一个附加装置（30）的多个管芯的封装（5）中的集成电路（IC）装置（5）。 IC包括衬底（10）。 具有包括接地连接的接合焊盘的第一器件裸片（20）裸片附接至衬底（10）。 具有包括接地连接的接合焊盘的附加器件管芯（30）设置在第一器件管芯（20）的顶部。 附加器件裸片与第一器件裸片连接。 第一器件裸片的接地连接连接到附加器件裸片的接地连接，以便最小化器件管芯之间的电气干扰。 该实施例的附加特征是，第一装置的接地连接通过导电粘合剂（25）连接到附加装置的接地连接。

公开(公告)号：WO02080272A2

公开(公告)日：2002-10-10

申请号：PCT/US0208904

申请日：2002-03-22

Applicant: INTEL CORP

Inventor： PON HARRY

IPC: H01L23/49 ,  H01L23/495

CPC classification number: H01L24/49 ,  H01L24/43 ,  H01L24/45 ,  H01L2224/32145 ,  H01L2224/43 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4556 ,  H01L2224/45565 ,  H01L2224/4569 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2224/48472 ,  H01L2224/4917 ,  H01L2224/85205 ,  H01L2924/00011 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/2075 ,  H01L2924/01049 ,  H01L2924/00012

Abstract: An insulated bond wire to connect integrated circuits to each other or to substrates. Insulated bond wires may allow bond wires connecting integrated circuits and substrates to cross without shorting. Because bond wires may be crossed, integrated circuit assemblies with crossing bond wires may not need to be redesigned to avoid the wire crossings. In addition, insulated bond wires may also allow for closer spacing between bond wires due to reduced electronic interference between the wires. Closer spacing may allow for more input and output ports on an integrated circuit and thus increase its functionality.

Abstract translation: 绝缘接合线，用于将集成电路彼此连接或连接到基板。 绝缘接合线可以允许连接集成电路和基板的接合线交叉而不短路。 由于接合线可能交叉，具有交叉接合线的集成电路组件可能不需要重新设计，以避免电线交叉。 此外，由于电线之间的电子干扰减少，绝缘接合线也可允许接合线之间的间隔更近。 更紧密的间距可以允许集成电路上的更多输入和输出端口，从而增加其功能。

公开(公告)号：WO2015000592A1

公开(公告)日：2015-01-08

申请号：PCT/EP2014/001821

申请日：2014-07-02

Applicant: ROSENBERGER HOCHFREQUENZTECHNIK GMBH & CO. KG

Inventor： CAHILL, Sean S. ,  SANJUAN, Eric A.

IPC: H01L23/49 ,  H01L23/66 ,  H01L23/31 ,  H01L23/50 ,  H01L23/00

CPC classification number: H01L24/46 ,  H01L23/3142 ,  H01L23/50 ,  H01L23/564 ,  H01L23/66 ,  H01L24/43 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L2223/6611 ,  H01L2224/4382 ,  H01L2224/4556 ,  H01L2224/45565 ,  H01L2224/45572 ,  H01L2224/45573 ,  H01L2224/45639 ,  H01L2224/45644 ,  H01L2224/45647 ,  H01L2224/4569 ,  H01L2224/46 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/4917 ,  H01L2224/85444 ,  H01L2224/8592 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2224/05599

Abstract: The present invention relates to a bond wire having a metal core (202), a dielectric layer (200, 204), and a ground connectable metallization (206), wherein the bond wire has one or more vapor barrier coatings. Further, the present invention relates to a die package with at least one bond wire according to the invention.

Abstract translation: 本发明涉及具有金属芯（202），电介质层（200,204）和接地连接金属化层（206）的接合线，其中所述接合线具有一个或多个蒸气阻挡涂层。 此外，本发明涉及具有根据本发明的至少一个接合线的管芯封装。

公开(公告)号：WO2013181768A1

公开(公告)日：2013-12-12

申请号：PCT/CN2012/000771

申请日：2012-06-06

Applicant: 益芯科技股份有限公司 ,  林耿弘

Inventor： 林耿弘 ,  张明伦 ,  林育民

IPC: H01L21/60 ,  H01L25/00

CPC classification number: H01L23/055 ,  H01L24/05 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/49109 ,  H01L2224/4917 ,  H01L2924/00014 ,  H01L2924/10156 ,  H01L2924/15156 ,  H01L2924/1627 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/00 ,  H01L2224/45099

Abstract: 一种具有线路布局的预注成形模穴立体封装模块。立体式封装或模块结构由预先成型的模穴式载板组成，并且预先成型的模穴式载板的墙与垂直面间具有一含有30°以上的夹角。立体式封装或模块结构的底部与侧墙的交界处是圆弧的形状，以利于电路布局的线路制作。