公开(公告)号：WO2011019080A1

公开(公告)日：2011-02-17

申请号：PCT/JP2010/063782

申请日：2010-08-13

Applicant: 株式会社SKLink ,  佐久間 正夫 ,  大塚 寛治

Inventor： 佐久間　正夫 ,  大塚　寛治

IPC: H01L23/12 ,  H05K3/02 ,  H05K3/14

CPC classification number: H05K3/146 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/50 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/45144 ,  H01L2224/4554 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/48465 ,  H01L2224/4903 ,  H01L2224/4911 ,  H01L2224/49112 ,  H01L2224/49113 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/19107 ,  H05K1/14 ,  H05K3/103 ,  H05K2201/045 ,  H05K2201/098 ,  H05K2201/10287 ,  H01L2924/00 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 【課題】信頼性の高い回路基板を低コストで供給する。 【解決手段】例えば、開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオン化された被着金属に、０．０１ｅＶから２５０ｅＶの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。

Abstract translation: 所公开的方法以低成本提供了高度可靠的电路板。 例如，具有开口（101）的金属掩模（100）覆盖基板（1），使得包括芯片引出电极（2）的基板（1）的表面的部分露出，金属 导体通过施加0.01eV至250eV的包层能量的离子镀形成在电离包层金属上，然后形成布线层（21），该布线层（​​21）包括形成在基板的表面的一部分上的金属导体 （1）通过分离金属掩模（100）。 以这种方式，可以提供具有高生产特性和低成本的电路板，因为可以在不使用光刻的情况下直接在基板上形成布线层（21）。

公开(公告)号：WO2005112114A3

公开(公告)日：2006-01-12

申请号：PCT/US2005014139

申请日：2005-04-26

Applicant: ATMEL CORP

Inventor： LAM KEN M ,  KOVATS JULIUS A

IPC: H01L23/14 ,  H01L23/48 ,  H01L23/495 ,  H01L23/498 ,  H01L25/065 ,  H01L23/52 ,  H01L29/40

CPC classification number: H01L24/06 ,  H01L23/147 ,  H01L23/49531 ,  H01L23/49833 ,  H01L23/49838 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0657 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/49112 ,  H01L2224/49113 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/00012

Abstract: A device (100) for electrically interconnecting one or more semiconductor devices to provide for flexibility in wiring and preventing long or shorted leads and methods for fabricating and using same. The device (100) has a substrate (111) with a plurality of substantially concentric electrically-conductive paths (101, 103, 105, 107), each of the plurality of electrically-conductive paths (101, 103, 105, 107) being electrically isolated from each other and formed on a first surface of the substrate (111). At least one (107) of the plurality of electrically-conductive paths (101, 103, 105, 107) is arranged concentrically so as to substantially span a width of the first surface of the substrate (111). A plurality of bonding pads (109) is electrically coupled to each of the electrically­conductive paths (101, 103, 105, 107). The plurality of bonding pads is coupled to one of the electrically­ conductive paths and is electrically isolated from bonding pads located on any other electrically-conductive path (101, 103, 105, 107). The entire interconnect device (100) may be mounted in a standard leadframe product.

Abstract translation: 一种用于电连接一个或多个半导体器件以提供布线灵活性并防止长引线或短接引线的器件（100）及其制造和使用方法。 所述装置（100）具有多个基本上同心的导电路径（101,103,105,107）的基板（111），所述多个导电路径（101,103,105,107）中的每一个都是 彼此电隔离并形成在基板（111）的第一表面上。 多个导电路径（101,103,105,107）中的至少一个（107）同心地布置，以便基本跨越衬底（111）的第一表面的宽度。 多个接合焊盘（109）电耦合到每个导电路径（101,103,105,107）。 多个接合焊盘耦合到一个导电路径，并且与位于任何其它导电路径（101,103,105,107）上的焊盘电隔离。 整个互连设备（100）可以安装在标准引线框产品中。

公开(公告)号：WO2011143549A2

公开(公告)日：2011-11-17

申请号：PCT/US2011/036423

申请日：2011-05-13

Applicant: CONTINENTAL AUTOMOTIVE SYSTEMS, INC. ,  CHIOU, Jen-Huang, Albert

Inventor： CHIOU, Jen-Huang, Albert

IPC: H01L29/84 ,  H02G15/02

CPC classification number: H01L24/48 ,  G01L19/0069 ,  G01L19/148 ,  H01L24/45 ,  H01L24/49 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48011 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48472 ,  H01L2224/48599 ,  H01L2224/4911 ,  H01L2224/49112 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/85444 ,  H01L2224/8592 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/19105 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/00014 ,  H01L2924/20652 ,  H01L2924/20653 ,  H01L2924/00 ,  H01L2924/20751 ,  H01L2924/00015 ,  H01L2924/2075

Abstract: Any two segments of a wire bonded on two bond pads at different elevations can be distinguished by a stationary node (or zero-displacement) during its second-mode vibration. In order to boost the natural frequency of such a bond wire to avoid a second-mode resonance occurring at the lowest frequency in the in-plane vibration, a wire can be optimized by connecting two equalized (shortest possible) wire segments to replace a wire consisting of a larger segment and a shorter segment. The purpose is to re-distribute a larger vibration movement in the longer segment with a lower stiffness of an arbitrary bond wire to two smaller equalized segments of an optimized wire to reduce an in-plane vibration to significantly improve the wire natural frequency and reliability in a harsh vibration environment such as over 30 kHz.

Abstract translation: 在不同高度的两个接合焊盘上焊接的任何两个导线段可以在其第二模式振动期间被固定节点（或零位移）区分。 为了提高这种接合线的固有频率以避免在平面内振动中以最低频率发生的第二模式共振，可以通过连接两个均衡的（最短可能的）线段来代替线来优化线，以代替线 由更大的段和更短的段组成。 目的是在较长的段中重新分配更大的振动运动，其中任意接合线的刚度较低，优化线的两个较小的均衡段，以减少平面内振动，从而显着提高线固有频率和可靠性 一个严酷的振动环境，如超过30 kHz。

公开(公告)号：WO9821751A3

公开(公告)日：1998-07-09

申请号：PCT/DE9702631

申请日：1997-11-11

Applicant: SIEMENS AG ,  SANDER RAINALD ,  XU CHIHAO

Inventor： SANDER RAINALD ,  XU CHIHAO

IPC: H01L21/60 ,  H01L23/48 ,  H01L23/495 ,  H01L23/50

CPC classification number: H01L24/48 ,  H01L23/49562 ,  H01L23/50 ,  H01L24/06 ,  H01L24/49 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05599 ,  H01L2224/0603 ,  H01L2224/32245 ,  H01L2224/4813 ,  H01L2224/48247 ,  H01L2224/4846 ,  H01L2224/48472 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/4911 ,  H01L2224/49112 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01057 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/19043 ,  H01L2924/3011 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2224/85399

Abstract: This invention proposes optimizing the power connection between a semiconductor chip and the circuit board with a solid-state switch by bonding wires which constitute the input power path of the circuit element symmetrical to the circuit board. The length of the bonding wires is then the same and shorter than for the asymmetrical connection since bonding is done from both sides.

Abstract translation: 为了优化半导体开关中的半导体芯片和导体框架之间的电力连接，形成功率部件的功率路径输入的接合线对称地接合在导体框架上。 因此，接合线的长度与非对称连接的长度相同并且短于接合线的长度，因为从两侧进行接合。

公开(公告)号：WO2016104088A1

公开(公告)日：2016-06-30

申请号：PCT/JP2015/083895

申请日：2015-12-02

Applicant: 日本精工株式会社

Inventor： 嶋川　茂 ,  須永　崇 ,  関根　孝明

IPC: H01L25/07 ,  H01L25/18

CPC classification number: H01L25/0655 ,  B62D5/04 ,  H01L23/13 ,  H01L23/14 ,  H01L23/3107 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/50 ,  H01L24/48 ,  H01L24/49 ,  H01L25/07 ,  H01L25/18 ,  H01L2224/0603 ,  H01L2224/48137 ,  H01L2224/48141 ,  H01L2224/48175 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/4903 ,  H01L2224/49111 ,  H01L2224/49112 ,  H01L2224/49175 ,  H01L2924/0002 ,  H01L2924/15724 ,  H01L2924/15747 ,  H01L2924/181 ,  H02M7/53871 ,  H02P6/28 ,  H02P27/08 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 【課題】　複数のパワー半導体等により構成される電子回路の当該複数のパワー半導体を、低コストに、放熱等の問題を生ずること無く、小型化し、一体化すること。 【解決手段】　少なくとも１つの外部接続端子が形成された金属板に１つの電極部分で接続されたパワー半導体ベアチップと前記半導体ベアチップの他の電極部分と電気的に接続された他の外部接続端子とからなるパワー半導体要素を複数配列して同一のパッケージ内に収容して形成したパワー半導体モジュールであって、前記複数のパワー半導体要素は基本的に同一の外形を有しており、前記複数のパワー半導体要素の前記ベアチップの電極の一部は、金属製コネクタまたはワイヤにより、前記複数のパワー半導体要素間で相互接続されており、前記パッケージは前記複数のパワー半導体要素を電気絶縁性の樹脂で封止した樹脂モールドパッケージであるパワー半導体モジュールを形成した。

Abstract translation: 发明内容本发明的目的是以低成本减少使用所述多个功率半导体等形成的电子电路中的多个功率半导体的尺寸并将其集成在一起，并且不会引起与热量有关的问题 耗散等。 [解决方案]根据本发明，形成了通过布置多个功率半导体元件并将所述功率半导体元件容纳在同一封装中而形成的功率半导体模块，每个所述功率半导体元件包括：功率半导体裸芯片连接 在其一个电极部分处于其中形成有至少一个外部连接端子的金属板; 和与半导体裸芯片的另一个电极部电连接的另一个外部连接端子; 其中所述多个功率半导体元件具有基本上相同的外部形状，所述多个功率半导体元件中的所述裸芯片的一些电极通过金属连接器或电线彼此连接在所述多个功率半导体元件之间 并且该封装是使用电绝缘树脂密封多个功率半导体元件的树脂模制封装。

公开(公告)号：WO2011149059A1

公开(公告)日：2011-12-01

申请号：PCT/JP2011/062233

申请日：2011-05-27

Applicant: ローム株式会社 ,  奥村 啓樹

Inventor： 奥村　啓樹

IPC: H02M7/5387 ,  H02M3/155 ,  H02M7/48

CPC classification number: H01L25/072 ,  H01L23/3121 ,  H01L24/06 ,  H01L24/45 ,  H01L24/46 ,  H01L24/73 ,  H01L29/1608 ,  H01L29/24 ,  H01L29/78 ,  H01L29/8611 ,  H01L29/872 ,  H01L2224/04042 ,  H01L2224/0603 ,  H01L2224/06515 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/46 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/49112 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/13091 ,  H01L2924/181 ,  H02M7/003 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 電子回路は、バイポーラデバイスと、前記バイポーラデバイスに並列に接続されたユニポーラデバイスと、前記バイポーラデバイスおよびユニポーラデバイスに接続された出力線とを含む。前記ユニポーラデバイスと前記出力線との間のインダクタンスが、前記バイポーラデバイスと前記出力線との間のインダクタンスよりも小さい。

Abstract translation: 所公开的电子电路包括双极器件，与双极器件并联连接的单极器件，以及连接到双极器件和单极器件的输出线。 单极器件与输出线之间的阻抗小于双极器件与输出线之间的阻抗。

公开(公告)号：WO2011087485A2

公开(公告)日：2011-07-21

申请号：PCT/US2010/003213

申请日：2010-12-20

Applicant: TESSERA RESEARCH LLC ,  HABA, Belgacem ,  DAMBERG, Philip ,  OSBORN, Philip, R.

Inventor： HABA, Belgacem ,  DAMBERG, Philip ,  OSBORN, Philip, R.

IPC: H01L23/49

CPC classification number: H01L23/49816 ,  H01L21/50 ,  H01L23/13 ,  H01L23/49861 ,  H01L24/01 ,  H01L24/36 ,  H01L24/40 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L24/91 ,  H01L2224/05554 ,  H01L2224/40091 ,  H01L2224/40225 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/48096 ,  H01L2224/4813 ,  H01L2224/4824 ,  H01L2224/4846 ,  H01L2224/48465 ,  H01L2224/48477 ,  H01L2224/48599 ,  H01L2224/4911 ,  H01L2224/49112 ,  H01L2224/4942 ,  H01L2224/49427 ,  H01L2224/49429 ,  H01L2224/4945 ,  H01L2224/85051 ,  H01L2224/85191 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/19107 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/48095 ,  H01L2224/37099 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: A microelectronic assembly (100) includes a semiconductor chip (110, 1110) having chip contacts (112) exposed at a first face and a substrate (130, 1130) juxtaposed with a face (128, 129) of the chip (110, 1110). A conductive bond element (144) can electrically connect a first chip contact (112) with a first substrate contact (132, 1132) of the substrate, and a second conductive bond element (146) can electrically connect the first chip contact (112, 132) with a second substrate contact. The first bond element (144) can have a first end (244A, 344A) metallurgically joined to the first chip contact (112, 212A) and a second end (244B, 344B) metallurgically joined to the first substrate contact. A first end (246A, 346A) of the second bond element can be metallurgically joined to the first bond element (212A). The second bond element may or may not touch the first chip contact (112, 212A, 1212) or the substrate contact (132, 1132). A third bond element (948) can be joined to ends of first and second bond elements which are joined to substrate contacts or to chip contacts. In one embodiment, a bond element (740) can have a looped connection, having first and second ends (742, 746) joined at a first contact (732A) and a middle portion (744) joined to a second contact (712A).

Abstract translation: 微电子组件（100）包括具有在第一面处露出的芯片触头（112）和与芯片（110,1110）的面（128,129）并置的衬底（130,1130）的半导体芯片（110,1110） ）。 导电接合元件（144）可将第一芯片触点（112）与衬底的第一衬底触点（132,1132）电连接，并且第二导电结合元件（146）可电连接第一芯片触头（112， 132）与第二基板接触。 第一结合元件（144）可以具有冶金地连接到第一芯片触头（112,212A）的第一端（244A，344A）和与第一基板触点冶金连接的第二端（244B，344B）。 第二接合元件的第一端（246A，346A）可以冶金地接合到第一接合元件（212A）。 第二接合元件可以或可以不接触第一芯片触点（112,212A，1212）或基板触点（132,1132）。 第三接合元件（948）可以连接到第一和第二接合元件的端部，所述第一和第二接合元件连接到衬底触点或芯片触点。 在一个实施例中，接合元件（740）可以具有环形连接，其具有在第一接触（732A）处接合的第一和第二端（742,746）和与第二接触件（712A）接合的中间部分（744）。

公开(公告)号：WO2007101364A1

公开(公告)日：2007-09-13

申请号：PCT/CN2006/000335

申请日：2006-03-06

Applicant: INTEL CORPORATION ,  ZENG, Xiangying ,  HE, Jiangqi ,  XU, Baoshu

Inventor： ZENG, Xiangying ,  HE, Jiangqi ,  XU, Baoshu

IPC: H01L25/16 ,  H01L23/66 ,  H01L27/08

CPC classification number: H01L23/645 ,  H01L23/481 ,  H01L23/49822 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L25/16 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/49112 ,  H01L2224/49426 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A chip package includes a radio-frequency passive-device layer disposed below a dielectric layer on that backside surface of the die in the chip package. The inductive loop between the active surface of the die and the radio-frequency passive-device layer is small because any radio-frequency passive device is directly below the footprint of the die. A method of assembling a radio-frequency passive device layer includes die-level and board-level radio-frequency passive device layers. A computing system includes a radio-frequency passive device layer in a chip package.

Abstract translation: 芯片封装包括在芯片封装中的芯片的该背侧表面上设置在介电层下方的射频无源器件层。 芯片的有源表面和射频无源器件层之间的感应环路很小，因为任何射频无源器件都直接在芯片的占位面积之下。 组装射频无源器件层的方法包括晶片级和板级射频无源器件层。 计算系统包括芯片封装中的射频无源器件层。

公开(公告)号：WO1993023982A1

公开(公告)日：1993-11-25

申请号：PCT/US1993004416

申请日：1993-05-10

Applicant: NCHIP, INC. ,  TUCKERMAN, David, B. ,  BRATHWAITE, Nicholas, E. ,  MARELLA, Paul ,  FLATOW, Kirk

Inventor： NCHIP, INC.

IPC: H05K07/06

CPC classification number: H01L24/85 ,  H01L24/27 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/78 ,  H01L24/83 ,  H01L25/0657 ,  H01L29/0657 ,  H01L2224/274 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48472 ,  H01L2224/49109 ,  H01L2224/49112 ,  H01L2224/4912 ,  H01L2224/49171 ,  H01L2224/49174 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/78313 ,  H01L2224/8319 ,  H01L2224/8385 ,  H01L2224/85205 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/30107 ,  Y10T29/49128 ,  Y10T29/49162 ,  Y10T156/10 ,  Y10T156/1093 ,  H01L2224/78 ,  H01L2924/00

Abstract: A packaging technique for multichip modules including a three dimensional stack of IC's (150) each having a beveled edge and a contact pad for electrically connecting the contact pads to a circuit substrate (160).

Abstract translation: 一种用于多芯片模块的封装技术，包括具有倾斜边缘的IC的三维叠层（150）和用于将接触焊盘电连接到电路基板（160）的接触焊盘。

公开(公告)号：WO2016013047A1

公开(公告)日：2016-01-28

申请号：PCT/JP2014/003892

申请日：2014-07-24

Applicant: 日本電気株式会社

Inventor： 金子　友哉 ,  村尾　洋二 ,  椎熊　一実

IPC: H03F1/07 ,  H01L25/04 ,  H01L25/18 ,  H03F3/68

CPC classification number: H01L25/04 ,  H01L24/49 ,  H01L25/18 ,  H01L2224/0603 ,  H01L2224/49111 ,  H01L2224/49112 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2924/00014 ,  H03F1/07 ,  H03F3/68 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　一実施の形態によれば、トランジスタパッケージ（ＰＫＧ１）は、第１～第３トランジスタ（Ｔｒ１～Ｔｒ３）と、第１及び第２入力リード（Ｌｉ１１，Ｌｉ１２）と、第１及び第２出力リード（Ｌｏ１１，Ｌｏ１２）と、を備え、第３トランジスタ（Ｔｒ３）の制御端子と、第１及び第２入力リード（Ｌｉ１１，Ｌｉ１２）とは、ボンディングワイヤ（ＢＷ）を介して接続可能に構成され、第３トランジスタ（Ｔｒ３）の出力端子と、第１及び第２出力リード（Ｌｏ１１，Ｌｏ１２）とは、ボンディングワイヤ（ＢＷ）を介して接続可能に構成されている。

Abstract translation: 该晶体管封装（PKG1）具有第一至第三晶体管（Tr1-Tr3），第一和第二输入引线（Li11，Li12）和第一和第二输出引线（Lo11，Lo12）。 第三晶体管（Tr3）的控制端和第一和第二输入引线（Li11，Li12）经由接合线（BW）和第三晶体管（Tr3）的输出端与第一和第二晶体管 第二输出引线（Lo11，Lo12）被配置为可通过接合线（BW）连接。