公开(公告)号：CN108122857A

公开(公告)日：2018-06-05

申请号：CN201710284502.5

申请日：2017-04-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  余振华 ,  叶德强 ,  陈宪伟

IPC: H01L23/31 ,  H01L23/538

Abstract: 一种封装结构及其形成方法。封装结构包括第一封装件、第一集成无源元件、第二集成无源元件以及底部填充体。第一封装件包括第一管芯、与第一管芯相邻的孔、包封孔并围绕第一管芯的周界以至少横向地包封第一管芯的模制化合物以及在第一管芯及模制化合物之上延伸的第一重布线结构。第一集成无源元件贴附至第一重布线结构，第一集成无源元件靠近第一管芯的周界安置。第二集成无源元件贴附至第一重布线结构，第二集成无源元件远离第一管芯的周界安置。底部填充体安置于第一集成无源元件与第一重布线结构之间，第二集成无源元件不含有底部填充体。

公开(公告)号：CN108122784A

公开(公告)日：2018-06-05

申请号：CN201710699986.X

申请日：2017-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈英儒 ,  叶德强 ,  陈宪伟 ,  戴世芃

IPC: H01L21/50 ,  H01L21/56

Abstract: 一种封装单体化的方法包括在形成于载体之上的绝缘层之上形成对准图案。在所述载体之上安装管芯并将所述管芯包封。形成连接件并将所述结构贴合到剥离带。移除载体。利用所述对准图案将切割装置对准所述绝缘层的背面。从所述绝缘层的所述背面切割第一绝缘层及所述包封体。

公开(公告)号：CN107887278A

公开(公告)日：2018-04-06

申请号：CN201611058657.9

申请日：2016-11-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴集锡 ,  叶德强 ,  陈宪伟 ,  黄立贤 ,  卢贯中

IPC: H01L21/48 ,  H01L21/78

Abstract: 提供一种包括以下步骤的制作半导体器件的方法。提供包括排列成阵列的多个集成电路的晶片，其中所述晶片包括半导体衬底及覆盖所述半导体衬底的内连线结构，所述内连线结构包括交替堆叠的多个图案化导电层及多个层间介电层，所述图案化导电层中的最顶部图案化导电层被所述层间介电层中的最顶部层间介电层覆盖，且所述最顶部图案化导电层被所述最顶部层间介电层的多个开口暴露出。在被所述开口暴露出的所述最顶部图案化导电层上形成多个导电柱。执行芯片探测工艺以检验所述导电柱。在所述晶片上形成保护层，以覆盖所述导电柱。执行晶片切割工艺以形成所述半导体器件。

公开(公告)号：CN107808870A

公开(公告)日：2018-03-16

申请号：CN201710534227.8

申请日：2017-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢正贤 ,  许立翰 ,  吴伟诚 ,  陈宪伟 ,  叶德强 ,  吴集锡 ,  余振华

IPC: H01L23/498 ,  H01L21/48

Abstract: 实施例封装件包括第一集成电路管芯，围绕第一集成电路管芯的密封剂以及将第一导电通孔电连接到第二导电通孔的导线。该导线包括位于第一集成电路管芯上方并且具有沿第一方向延伸的第一长度方向尺寸的第一段，以及具有沿与第一方向不同的第二方向延伸的第二纵向尺寸的第二段。第二段在第一集成电路管芯和密封剂之间的边界上方延伸。本发明的实施例还提供了一种形成半导体器件的方法。

公开(公告)号：CN104377192B

公开(公告)日：2017-12-19

申请号：CN201410371367.4

申请日：2014-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶德强

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L21/31053 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/49838 ,  H01L24/05 ,  H01L24/13 ,  H01L24/14 ,  H01L24/17 ,  H01L24/19 ,  H01L24/81 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2221/68381 ,  H01L2224/02379 ,  H01L2224/0345 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/0572 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16146 ,  H01L2224/16235 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/81005 ,  H01L2224/81815 ,  H01L2224/9202 ,  H01L2224/92224 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/00014 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2924/014

Abstract: 本发明提供了一种器件，包括堆叠在一起的第一芯片和第二芯片以形成多芯片结构，其中，多个芯片结构嵌入在封装层内。该器件还包括形成在封装层的第一侧的顶面上的重分布层，其中，重分布层连接至第一芯片的有源电路和第二芯片的有源电路，并且重分布层延伸超出第一芯片和第二芯片中的至少一个边缘。本发明还提供了一种形成该器件的方法。

公开(公告)号：CN107437545A

公开(公告)日：2017-12-05

申请号：CN201610951558.7

申请日：2016-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈英儒 ,  苏安治 ,  吴集锡 ,  余振华 ,  叶德强 ,  陈宪伟

IPC: H01L27/105

CPC classification number: H01L24/32 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/04026 ,  H01L2224/05017 ,  H01L2224/05024 ,  H01L2224/05147 ,  H01L2224/27462 ,  H01L2224/29026 ,  H01L2224/32148 ,  H01L2224/81125 ,  H01L2224/81801 ,  H01L2924/1203 ,  H01L2924/1205 ,  H01L2924/1206 ,  H01L2924/1207 ,  H01L27/105

Abstract: 一种半导体器件结构的制造方法包括在第一器件与第二器件之间形成结合体或接点。第一器件包括集成无源器件及设置在其上的第一接触垫。第二器件包括第二接触垫。第一接触垫具有带有第一横向范围的第一表面。第二接触垫具有带有第二横向范围的第二表面。第二横向范围的宽度小于第一横向范围的宽度。接点结构包括第一接触垫、第二接触垫以及夹置于第一接触垫与第二接触垫之间的焊料层。焊料层具有锥形侧壁，且锥形侧壁在从第一接触垫的第一表面远离而朝向第二接触垫的第二表面的方向上延伸。第一表面或第二表面中的至少一者实质上是平坦的。

公开(公告)号：CN103985696B

公开(公告)日：2017-10-13

申请号：CN201310184704.4

申请日：2013-05-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  侯上勇 ,  邱文智 ,  洪瑞斌 ,  叶德强 ,  叶炅翰

IPC: H01L23/522 ,  H01L23/31 ,  H01L21/56 ,  H01L21/768

CPC classification number: H01L21/78 ,  H01L21/4853 ,  H01L21/565 ,  H01L23/5223 ,  H01L23/525 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L25/50 ,  H01L27/1255 ,  H01L27/3276 ,  H01L28/40 ,  H01L28/60 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2224/82 ,  H01L2924/00

Abstract: 本发明公开了具有金属‑绝缘体‑金属电容器的封装件及其制造方法。具体来说，本发明公开了一种封装件包括芯片，该芯片具有在第一聚合物层中形成的金属‑绝缘体‑金属(MIM)电容器和在MIM电容器上形成的金属柱。模塑料围绕芯片，第二聚合物层在芯片和模塑料上形成，第三聚合物层在第二聚合物层上形成，互连结构在第二聚合物层和第三聚合物层之间形成并且与金属柱和MIM电容器电连接，并且凸块在互连结构的上方形成并且与互连结构电连接。

公开(公告)号：CN107134437A

公开(公告)日：2017-09-05

申请号：CN201710092932.7

申请日：2017-02-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢正贤 ,  许立翰 ,  吴伟诚 ,  陈宪伟 ,  叶德强 ,  吴集锡 ,  余振华 ,  林宗澍

IPC: H01L23/31 ,  H01L23/498

CPC classification number: H01L23/5389 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/5383 ,  H01L23/5384 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L23/49838 ,  H01L23/3171

Abstract: 本发明实施例涉及一种半导体封装件及形成其的方法。其中，一实施例是一种结构，其包含第一裸片，所述第一裸片具有有源表面，所述有源表面具有第一中心点；模塑料，其至少横向囊封所述第一裸片；及第一重布层RDL，其包含在所述第一裸片及所述模塑料上方延伸的金属化图案。所述第一RDL的所述金属化图案的第一部分在所述第一裸片的边界的第一部分上方延伸到所述模塑料，所述金属化图案的所述第一部分不平行于第一线延伸，所述第一线从所述第一裸片的所述第一中心点延伸到所述第一裸片的所述边界的所述第一部分。

公开(公告)号：CN103456601B

公开(公告)日：2017-07-28

申请号：CN201210425190.2

申请日：2012-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张俊华 ,  叶德强 ,  郑光伟 ,  刘源鸿 ,  侯上勇 ,  邱文智 ,  郑心圃

IPC: H01L21/02 ,  H01L23/522

CPC classification number: H01L28/40 ,  H01L21/02 ,  H01L21/768 ,  H01L23/147 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/5223 ,  H01L23/53295 ,  H01L28/60 ,  H01L29/02 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了设计用于诸如中介片的衬底的电容器及其制造方法。在中介片中形成通孔，并且在底层金属层和更高层金属层之间形成电容器。例如，电容器可以是具有双电容器介电层的平面电容器。

公开(公告)号：CN106328627A

公开(公告)日：2017-01-11

申请号：CN201610209073.0

申请日：2016-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  叶德强 ,  黄立贤

IPC: H01L23/52 ,  H01L23/528 ,  H01L23/488 ,  H01L21/60

Abstract: 提供了堆叠的半导体器件及其形成方法。在管芯上形成接触焊盘。钝化层毯式沉积在接触焊盘上方。随后地，图案化钝化层以形成第一开口，第一开口暴露出接触焊盘。缓冲层毯式沉积在钝化层和接触焊盘上方。随后地，图案化缓冲层以形成第二开口，第二开口暴露出第一组接触焊盘。第一导电支柱形成在第二开口中。导电线和第一导电支柱同时形成在缓冲层上方，导电线的端终终止于第一导电支柱。外部连接件结构形成在第一导电支柱和导电线上方，第一导电支柱将接触焊盘电连接至外部连接件结构。本发明实施例涉及堆叠的半导体器件及其形成方法。