-
公开(公告)号：CN100565891C
公开(公告)日：2009-12-02
申请号：CN200610054728.8
申请日：2006-03-02
Applicant: 富士通微电子株式会社
Inventor： 渡边直行
IPC: H01L27/146 , H01L31/0203 , H01L23/28 , H01L21/56
CPC classification number: H01L27/14618 , H01L23/3128 , H01L24/73 , H01L27/14627 , H01L27/14683 , H01L27/14685 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/01077 , H01L2924/15311 , H01L2924/1815 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 一种半导体器件，包括：半导体元件；透明部件，与半导体元件相隔指定的长度，并且面对半导体元件；密封部件，密封透明部件的边缘表面和半导体元件的边缘部分；以及减震部件，设置在透明部件的边缘表面和密封部件之间，并且减少透明部件从密封部件或半导体元件受到的应力。
-
公开(公告)号：CN100562980C
公开(公告)日：2009-11-25
申请号：CN200580051780.1
申请日：2005-10-06
Applicant: 富士通微电子株式会社
Abstract: 本发明的目的在于，提供一种利用粘接剂将电子部件安装(例如，倒装芯片安装)到衬底，而且抑制在该粘接剂内部产生气泡的高性能且高可靠性的半导体器件及其低成本且高效率的制造方法。本发明半导体器件的制造方法至少包括：供给工序，向所述衬底10上的至少一部分供给用于粘接电子部件与衬底10的粘接剂22，其中，所述衬底10上的至少一部分位于具有多个凸块的电子部件与具有对应于该凸块的多个焊盘12的衬底10之间；流延工序，通过流延装置(例如喷出喷嘴)30对粘接剂22实施流延工艺，以使在将粘接剂22和衬底10之间的接触总面积设定为S0，并将实施流延工艺之后的粘接剂22和衬底10之间的接触总面积设定为S1时，满足S1/S0＞1的关系式；固化工序，在使凸块抵接到焊盘12的状态下，使粘接剂22与电子部件和衬底10接触，同时固化该粘接剂22。
-
公开(公告)号：CN101582410A
公开(公告)日：2009-11-18
申请号：CN200910142402.4
申请日：2007-10-26
Applicant: 富士通微电子株式会社
IPC: H01L23/522 , H01L23/528
CPC classification number: H01L23/481 , H01L23/522 , H01L23/5226 , H01L23/528 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 一种具有多层互连结构的半导体器件，多层互连结构至少包括第一互连层和该第一互连层上的第二互连层，第一互连层包括嵌入在第一层间绝缘膜中并构成互连图案的一部分的第一导体图案以及嵌入在第一层间绝缘膜中的第二导体图案，第二互连层包括嵌入在第二层间绝缘膜中并构成所述互连图案的一部分的第三导体图案，第三导体图案具有主体部和在与第三导体图案相同的层中从主体部延伸的延伸部，第三导体图案通过第一通路塞在延伸部的第一区域与第一导体图案电连接，延伸部在与所述第一导体图案相比更靠近所述主体部的第二区域从所述第二层间绝缘膜分出分支图案，分支图案通过第二通路塞与第二导体图案接触。本发明能抑制通路塞中的空隙聚集，提高可靠性。
-
公开(公告)号：CN100561867C
公开(公告)日：2009-11-18
申请号：CN200610057390.1
申请日：2006-03-14
Applicant: 富士通微电子株式会社
Inventor： 铃木英明
IPC: H03K17/22 , G01R19/165 , G01R31/40
Abstract: 一种电源检测电路具有第一比较器模块、充电控制器模块和第二比较器模块。第一比较器模块比较供电电压和第一阈值，并且充电控制器模块根据第一比较器模块的输出信号控制第一电容器的充电。第二比较器模块比较第一电容器中的电荷和第二阈值，以便产生电源检测信号，其中第二电容器被插在充电控制器模块和第一电容器之间。
-
公开(公告)号：CN100561407C
公开(公告)日：2009-11-18
申请号：CN02829523.4
申请日：2002-12-27
Applicant: 富士通微电子株式会社
Inventor： 中野学
IPC: G06F3/00
CPC classification number: G06F13/4072 , G06F13/426
Abstract: 一种USB装置，其中SEO定时器(3)在检测出USB总线的SEO状态持续了3ms或更长时间时，向中止/复位判别电路断言SE03ms检测信号。中止/复位判别电路(4)将上拉电阻(6)连接在D+信号线上，检测出USB总线是SEO状态，向复位控制电路(7)断言复位检测信号。复位控制电路(7)向高速模式用接收器(8)断言阈值电平变更信号。接收器(8)将阈值变更成250mV。在执行线性调频脉冲驱动K并结束后，如果复位控制电路(7)检测出USB总线的K状态，则复位控制电路(7)向接收器(8)否决阈值电平变更信号。接收器(8)将阈值变更回125mV。
-
Patent Agency Ranking
公开(公告)号：CN100555447C
公开(公告)日：2009-10-28
申请号：CN200710106808.8
申请日：2003-08-05
Applicant: 富士通微电子株式会社
Inventor： 中川祐之
IPC: G11C11/406 , G11C29/50
CPC classification number: G11C29/50012 , G11C11/401 , G11C11/406 , G11C11/40603 , G11C29/50 , G11C29/50016
Abstract: 本发明公开了一种半导体存储器件，当在外部访问和内部访问之间存在竞争时，该半导体存储器件缩短外部访问时间。该半导体存储器件包括仲裁器(13)，该仲裁器接收用于进入第一访问模式(外部访问)的第一进入信号和用于进入第二访问模式(内部访问)的第二进入信号，并根据第一进入信号和第二进入信号的接收顺序确定第一访问模式和第二访问模式的优先权。仲裁器根据所确定的优先权顺序产生对应于第一进入信号的第一模式触发信号和对应于第二进入信号的第二模式触发信号。当在第二访问模式已经被确定为具有优先权之后的一个预定时间段内仲裁器接收到第一进入信号时，仲裁器(13)依据其高于第二访问模式的优先权执行第一访问模式。
-
公开(公告)号：CN100555446C
公开(公告)日：2009-10-28
申请号：CN03157580.3
申请日：2003-09-24
Applicant: 富士通微电子株式会社
IPC: G11C11/401 , G11C5/06 , H01L27/108
CPC classification number: H01L27/0207 , H01L27/10811 , H01L27/10882 , H01L27/112 , H01L27/11253 , H01L27/1126
Abstract: 一种双单元型半导体存储器件，其中的芯片面积可以被减小。在用于将数据作为互补信息存储在至少一对存储单元中的双单元型半导体存储器件中，存储单元按照位线被设置的间隔布置在多个字线上。至少存储了互补信息并且代表多个各自连接到一对位线上的区域的一对存储单元形成一个双单元。
-
-
公开(公告)号：CN101562142A
公开(公告)日：2009-10-21
申请号：CN200910141837.7
申请日：2007-02-09
Applicant: 富士通微电子株式会社
CPC classification number: H01L24/05 , H01L21/563 , H01L23/3128 , H01L23/3171 , H01L23/49816 , H01L23/5222 , H01L23/5329 , H01L24/03 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/0401 , H01L2224/05073 , H01L2224/05568 , H01L2224/05624 , H01L2224/13023 , H01L2224/131 , H01L2224/13111 , H01L2224/16 , H01L2224/73203 , H01L2224/73204 , H01L2224/81011 , H01L2224/81204 , H01L2224/81211 , H01L2224/81801 , H01L2924/00013 , H01L2924/0002 , H01L2924/01004 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/12044 , H01L2924/15311 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/00014 , H01L2224/13099 , H01L2224/29099 , H01L2224/05552
Abstract: 一种半导体元件的安装方法及半导体器件的制造方法，该半导体元件的安装方法经由外部连接凸电极将该半导体元件安装在布线板上，该安装方法包括以下步骤：应用回流热处理使该半导体元件的外部连接凸电极与该布线板相连接，然后应用分步冷却处理；其中，在该分步冷却处理中：冷却相连接的该半导体元件和该布线板，以降低温度；在温度达到指定温度后，保持该指定温度达指定时间；在该指定时间过后，再次冷却该半导体元件和该布线板，以进一步降低温度。利用本发明，能够减少从布线板施加至包括层间绝缘膜的半导体元件的多层布线部分的应力，从而能够防止分层，提高半导体器件的制造成品率。
-
公开(公告)号：CN100547787C
公开(公告)日：2009-10-07
申请号：CN200610162404.6
申请日：2006-11-22
Applicant: 富士通微电子株式会社
IPC: H01L27/04 , H01L27/092 , H01L21/822 , H01L21/8238
CPC classification number: H01L21/823892 , H01L27/0921 , H01L27/11803
Abstract: 本发明提供了一种半导体器件，包括：p型硅衬底；形成在该硅衬底中的浅n阱；形成在该硅衬底中的浅n阱旁边的浅p阱；以及形成在该硅衬底中的浅p阱旁边的深n阱，并且该深n阱比该浅p阱深。此外，在该硅衬底中的浅p阱和深n阱之间形成有深p阱，该深p阱比该浅p阱深。
-
-
-
-
-
-
-
-
-
Search Results
405
records
(took 0.045 seconds)
