公开(公告)号：CN112086443A

公开(公告)日：2020-12-15

申请号：CN201910993012.1

申请日：2019-10-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华

IPC: H01L25/065 ,  H01L21/98

Abstract: 一种半导体封装体及其形成方法。在实施例中，一种封装体包括：衬底；第一管芯，设置在衬底内；重布线结构，位于衬底及第一管芯之上；以及经包封器件，位于重布线结构之上，重布线结构将第一管芯耦合到所述经包封器件。

公开(公告)号：CN111261608A

公开(公告)日：2020-06-09

申请号：CN201911203412.4

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  吴俊毅 ,  李建勋

IPC: H01L23/485 ,  H01L23/498 ,  H01L25/18 ,  H01L21/60

Abstract: 在实施例中，一种器件包括：集成电路管芯；密封剂，至少部分地密封集成电路管芯；导电通孔，延伸穿过密封剂；再分布结构，位于密封剂上，再分布结构包括：金属化图案，电耦合至导电通孔和集成电路管芯；介电层，位于金属化图案上，该介电层具有10μm至30μm的第一厚度；以及第一凸块下金属(UBM)，具有延伸穿过介电层的第一通孔部分和位于介电层上的第一凸块部分，第一UBM物理和电耦合至金属化图案，第一通孔部分具有第一宽度，第一厚度与第一宽度的比率为1.33至1.66。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN111261530A

公开(公告)日：2020-06-09

申请号：CN201911203961.1

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  陈建勋

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/31

Abstract: 形成封装件的方法包括在载体上形成再分布结构，将集成无源器件附接至再分布结构的第一侧上，将互连结构附接至再分布结构的第一侧，集成无源器件介于再分布结构和互连结构之间，在互连结构和再分布结构之间沉积底部填充材料，以及将半导体器件附接至与再分布结构的第一侧相对的再分布结构的第二侧。本发明的实施例还涉及封装件。

公开(公告)号：CN110581077A

公开(公告)日：2019-12-17

申请号：CN201910184027.3

申请日：2019-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建勋 ,  吴俊毅 ,  李建勋 ,  刘重希

IPC: H01L21/56 ,  H01L21/683 ,  H01L23/31 ,  H01L25/18 ,  H01L21/60 ,  H01L23/488 ,  H01L23/482

Abstract: 本发明的实施例提供了形成封装件的方法，该方法包括将封装组件放置在载体上方，将封装组件密封在密封剂中，以及在封装组件上方形成电连接至封装组件的第一连接结构。形成第一连接结构包括：在封装组件上方形成电连接至封装组件的第一通孔组，在第一通孔组上方形成接触第一通孔组的第一导电迹线，在第一导电迹线上面形成接触第一导电迹线的第二通孔组，其中，第一通孔组和第二通孔组的每个均包括多个通孔，在第二通孔组上方形成接触第二通孔组的第二导电迹线，在第二导电迹线上面形成接触第二导电迹线的顶部通孔，以及在顶部通孔上方形成接触顶部通孔的凸块下金属(UBM)。本发明的实施例还提供了封装件。

公开(公告)号：CN109585391A

公开(公告)日：2019-04-05

申请号：CN201811132809.4

申请日：2018-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  李建勋 ,  吴俊毅 ,  侯皓程 ,  林鸿仁 ,  郑荣伟 ,  王宗鼎 ,  梁裕民 ,  邹立为

IPC: H01L23/31 ,  H01L23/48

Abstract: 一种示例性半导体封装件包括裸半导体芯片，邻近裸半导体芯片的封装的半导体芯片，以及接合至裸半导体芯片和封装的半导体芯片的再分布结构。再分布结构包括具有第一厚度的第一再分布层；具有第二厚度的第二再分布层；位于第一再分布层和第二再分布层之间的第三再分布层。第三再分布层具有大于第一厚度和第二厚度的第三厚度。该封装件还包括设置在裸半导体芯片和再分布结构之间的底部填充物，以及密封裸半导体芯片、封装的半导体芯片和底部填充物的模塑料。本发明实施例涉及半导体封装件及其形成方法。

公开(公告)号：CN107230636A

公开(公告)日：2017-10-03

申请号：CN201611044666.2

申请日：2016-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  李亮峣 ,  蔡宗杰

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/31055 ,  H01L21/265 ,  H01L21/31053 ,  H01L21/76819 ,  H01L21/76825 ,  H01L21/76829 ,  H01L21/76837 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/785

Abstract: 在一种制造半导体装置的方法中，第一介电层形成于设置于基板上的下方结构上。抗平坦化层形成于第一介电层上。第二介电层形成于第一介电层及抗平坦化层上。对第二介电层、抗平坦化层及第一介电层执行平坦化作业。抗平坦化层由异于第一介电层的材料所制成。

公开(公告)号：CN104252555B

公开(公告)日：2017-07-28

申请号：CN201310439610.7

申请日：2013-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  谢东衡 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: G06F17/50 ,  H01L27/02

CPC classification number: H01L27/0207 ,  G06F17/5077 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/76877 ,  H01L21/76892 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53271 ,  H01L2027/11875 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供的方法包括在布局中放置两条导线。在布局中的两条导线的至少一部分上方放置两条切割线。切割线表示两条导线的切割部分，且在制造工艺限制内切割线彼此间隔开。在布局中连接两条切割线。在物理集成电路中，使用两条连接的平行切割线在衬底上方图案化两条导线。两条导线具有导电性。本发明提供了一种导线结构以及一种计算机可读介质。

公开(公告)号：CN103093020B

公开(公告)日：2017-04-12

申请号：CN201210242408.0

申请日：2012-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈钦安 ,  吴培滋 ,  蔡宗杰 ,  吴俊毅 ,  丁至刚

IPC: G06F17/50 ,  G06F17/30

CPC classification number: G06F17/5081

Abstract: 提供了用于设计集成电路或其他半导体器件同时通过与其上显示设计布局的GUI的交互直接访问设计规则和设计特征库的系统和方法。设计规则可以直接链接至图案库的设计特征并输入设计布局。设计规则可以在设计布局的同时或者在进行设计规则检测的同时被直接访问，并且在创建布局的过程中可以使用来自图案库的设计特征。

公开(公告)号：CN103811448B

公开(公告)日：2017-03-01

申请号：CN201310017508.8

申请日：2013-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅

IPC: H01L23/488 ,  H01L21/48 ,  H01L21/60

CPC classification number: H01L25/50 ,  H01L21/4853 ,  H01L23/31 ,  H01L23/49811 ,  H01L24/16 ,  H01L24/48 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/131 ,  H01L2224/16238 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/81009 ,  H01L2224/8101 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/18161 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 弯曲轮廓的堆叠封装件接头。本文公开了一种位于封装件接头上的弯曲轮廓的封装件及其形成方法。一种形成器件的方法包括：提供具有封装件连接盘的衬底以及在封装件连接盘上形成安装螺柱。向衬底施加模塑底部填充物并且使模塑底部填充物与安装螺柱接触。在形成弯曲轮廓的安装螺柱上形成弯曲轮廓的螺柱表面并且将与弯曲轮廓的螺柱表面接合的元件接合至与连接元件接合的第二封装件。连接元件可以是焊料并且具有球形形状。可以蚀刻或者机械地形成弯曲轮廓的螺柱表面以具有与连接元件形状相符合的半球形形状。

公开(公告)号：CN103208487B

公开(公告)日：2016-09-07

申请号：CN201210546170.0

申请日：2012-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅

IPC: H01L25/065 ,  H01L23/538 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/49811 ,  H01L23/3128 ,  H01L23/49805 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49866 ,  H01L23/49894 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/01322 ,  H01L2924/1515 ,  H01L2924/15153 ,  H01L2924/15159 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 用于较薄堆叠封装件(“PoP”)结构的方法和装置。一种结构包括：第一集成电路封装件，该第一集成电路封装件包括安装在第一基板上的至少一个集成电路器件和从底面延伸的多个堆叠封装连接件；以及第二集成电路封装件，该第二集成电路封装件包括安装在第二基板上的至少另一个集成电路器件和位于上表面上连接至多个堆叠封装连接件的多个接合盘，以及从底面延伸的多个外部连接件；其中，至少第二基板由多层层压电介质和导体形成。在另一个实施例中，在第一基板的底面上形成腔，并且另一个集成电路的一部分部分地延伸至腔中。公开了用于制造PoP结构的方法。