公开(公告)号：CN105895624A

公开(公告)日：2016-08-24

申请号：CN201610037319.0

申请日：2016-01-20

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L25/065 ,  H01L23/49 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/92247 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2224/85399 ,  H01L2924/00 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L23/48

摘要： 本发明是有关于一种多芯片堆叠封装结构及其制造方法，该多芯片封装结构包括：一基板，包括多个电性连接垫；一第一芯片，其一下表面黏贴于该基板上；一第二芯片，是以交叉错位方式黏贴于该第一芯片的一上表面上；一间隔件，是以与该第二芯片交叉错位方式设置于第二芯片的一上表面上；以及一第三芯片，是以与该间隔件交叉错位方式设置于该间隔件的一上表面上，使得该第三芯片的一端与该间隔件的一端形成一第一间距。由此，改变打线受力点的位置，以降低打线时芯片断裂的风险。

公开(公告)号：CN103219244B

公开(公告)日：2016-04-13

申请号：CN201310020318.1

申请日：2013-01-18

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L21/48 ,  H01L21/683 ,  H01L21/50 ,  H01L23/31 ,  H01L23/498

CPC分类号： H01L2224/48091 ,  H01L2924/19107 ,  H01L2924/00014

摘要： 本发明提供一种用于一半导体封装的基板工序、封装方法、封装结构及系统级封装结构。该封装方法包含下列步骤：提供一金属箔，该金属箔包含一第一表面及一第二表面；分别形成一图案化抗蚀层于该金属箔的该第一表面及该第二表面上；形成至少一连接垫于各该图案化抗蚀层上；压合该金属箔的该第二表面至一载板的一释放层上；刻蚀该金属箔以形成一图案化金属箔；设置至少一半导体元件于该图案化金属箔的该第一表面的该图案化抗蚀层上；电性连接该至少一半导体元件至该第一表面的该至少一连接垫；封装该载板上的一空间；以及移除该载板。

公开(公告)号：CN104835799A

公开(公告)日：2015-08-12

申请号：CN201510063591.1

申请日：2015-02-06

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L23/495 ,  H01L21/60

CPC分类号： H01L23/49541 ,  H01L21/4828 ,  H01L21/4842 ,  H01L23/3107 ,  H01L23/49548 ,  H01L23/49582 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73265 ,  H01L2924/181 ,  Y10T29/49204 ,  H01L2924/00012 ,  H01L2924/00014

摘要： 用于四方平面无引脚(quad flat no-lead,QFN)封装的导线架结构包括一基座，多个端点以及一第一金属层。该基座具有一中心区域用以承载一半导体芯片，以及一外围区域围绕该中心区域。该多个端点是环绕该基座设置。该第一金属层具有一第一部分形成于该基座的外围区域上，以及一第二部分形成于该多个端点上。其中该基座及该多个端点是由一冲压工艺所形成，且该第一金属层是在该冲压工艺之前由一镀膜工艺所形成。

公开(公告)号：CN103219253A

公开(公告)日：2013-07-24

申请号：CN201310020330.2

申请日：2013-01-18

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L21/60 ,  H01L21/50 ,  H01L23/488 ,  H01L23/528

CPC分类号： H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/00014

摘要： 本发明提供一种芯片尺寸封装结构及其芯片尺寸封装方法。该芯片尺寸封装方法包含下列步骤：研磨一圆片的一底面；设置一基底的一底面于一载具；通过一粘着层接合已研磨的该圆片的该底面至该基底的一顶面；分离该载具；耦合该圆片的多个连接垫至该基底的多个外部连接垫，其中这些连接垫形成于该圆片的一顶面，且这些外部连接垫形成于该基底的一底面；以及切割该圆片为多个芯片尺寸封装结构。

公开(公告)号：CN103000541B

公开(公告)日：2016-06-01

申请号：CN201110359998.0

申请日：2011-11-14

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L21/60 ,  H01L21/56

CPC分类号： H01L25/16 ,  H01L23/3121 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L2223/6677 ,  H01L2224/16237 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48265 ,  H01L2224/49 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

摘要： 本发明提出一种芯片封装结构的制造方法。该制造方法包含：提供一保护层；形成一导电线路层于保护层上；形成一粘着层于导电线路层上；放置一芯片于粘着层上；以及电性连接芯片与导电线路层。藉此，该制造方法所制造出的芯片封装结构可具有较小的厚度。

公开(公告)号：CN105280572A

公开(公告)日：2016-01-27

申请号：CN201410246555.4

申请日：2014-06-05

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L23/31 ,  H01L21/50 ,  H01L21/56

CPC分类号： H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

摘要： 本发明提出一种薄型化芯片的封装结构，包含一基板、一薄型化芯片、一强化层及一密封胶体。薄型化芯片设置于基板上且与基板电性连接；强化层设置于该薄型化芯片上；密封胶体形成于基板上且包覆薄型化芯片及强化层。强化层承受形成密封胶体的压力或应力，以保护薄型化芯片。本发明另提出一种薄型化芯片的封装结构的制造方法，其可制造上述薄型化芯片的封装结构。

公开(公告)号：CN103208467B

公开(公告)日：2015-12-23

申请号：CN201310001354.3

申请日：2013-01-05

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L23/31 ,  H01L21/56 ,  H01L21/683

CPC分类号： H01L2224/04042 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2924/18165 ,  H01L2924/19107 ,  H01L2924/00012

摘要： 本发明是有关于一种封装模块与封装体及其两者的制造方法，该封装体包括第一半导体芯片、第一电性连接垫、以及第一封装材料，且该封装模块主要包括该封装体以及第二半导体芯片，其封装体于封装完成后可先行测试以确保其是以良品的状态进行后续模块化封装，如此便可保持封装模块的良率，减少封装模块因封装体完成的质量不良而降低生产良率的可能。

公开(公告)号：CN103000541A

公开(公告)日：2013-03-27

申请号：CN201110359998.0

申请日：2011-11-14

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L21/60 ,  H01L21/56

CPC分类号： H01L25/16 ,  H01L23/3121 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L2223/6677 ,  H01L2224/16237 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48265 ,  H01L2224/49 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

摘要： 本发明提出一种芯片封装结构的制造方法。该制造方法包含：提供一保护层；形成一导电线路层于保护层上；形成一粘着层于导电线路层上；放置一芯片于粘着层上；以及电性连接芯片与导电线路层。藉此，该制造方法所制造出的芯片封装结构可具有较小的厚度。

公开(公告)号：CN106409779A

公开(公告)日：2017-02-15

申请号：CN201610157424.8

申请日：2016-03-18

申请人： 东琳精密股份有限公司

发明人： 林殿方

IPC分类号： H01L23/14 ,  H01L23/367 ,  H01L23/552 ,  H01L21/50

CPC分类号： H01L23/34 ,  H01L23/04 ,  H01L23/24 ,  H01L23/3675 ,  H01L23/4334 ,  H01L23/49816 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/15321 ,  H01L2924/16152 ,  H01L2924/167 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L23/14 ,  H01L21/50 ,  H01L23/367 ,  H01L23/552

摘要： 本发明公开了一种顶部金属堆叠封装结构及其制造方法，该顶部金属堆叠封装结构包括：一金属基底，包含一上表面以及一下表面，且一芯片接收腔室形成于该上表面；一第一芯片，借助一第一结合层以固定于该芯片接收腔室；一基板，具有一上表面；一第二芯片，借助一第二结合层以固定于该基板的该上表面；以及多个连接元件，形成于该基板的该上表面；其中，借助该些连接元件将该金属基底的该上表面与该基板连接。由此，该结构及方法可增进堆叠封装结构的散热效果及金属屏蔽。

公开(公告)号：CN105870088A

公开(公告)日：2016-08-17

申请号：CN201610051823.6

申请日：2016-01-26

申请人： 东琳精密股份有限公司

发明人： 胡玉山

IPC分类号： H01L23/485 ,  H01L21/60

CPC分类号： H01L24/05 ,  H01L24/02 ,  H01L24/13 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05609 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L24/03 ,  H01L2224/03 ,  H01L2224/05

摘要： 本发明提出一半导体封装结构及其制造方法，该半导体封装结构包含一芯片、一金属阻障层、一介电层、一第一金属籽晶层及一第二金属籽晶层。芯片具有一顶面、多个连接垫及一保护层，连接垫及保护层设置于顶面上，而保护层部分地覆盖连接垫；金属阻障层设置于各连接垫上；介电层设置于保护层及金属阻障层上，且具有多个贯穿槽，以使金属阻障层从介电层暴露出；第一金属籽晶层设置于介电层及暴露出的金属阻障层上；第二金属籽晶层设置于第一金属籽晶层上。藉此，金属阻障层可有效避免芯片的连接垫于制造过程中受到损害。